[发明专利]一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法

摘要

本发提供了一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法，属于信息与通信工程中的电子对抗领域。首先通过混频模块将信号搬移至基带，通过低通滤波器获得基带压缩采样信号，再进行降速抽取，使得数据量大幅下降以便于硬件实现。将抽取后的信号输入进CORDIC模块进行幅度和相位的提取，通过利用相位差测频法测出子带频率，并利用多信道信号并行信道化方式通过对频率计算模块计算得到信号所在子带，从而得到信号的绝对载频。通过门限判决法进行脉冲提取，用脉冲提取出的信号到达和消失时间计算得到脉宽。本发明验证了基于MWC压缩采样结构数字接收机的PDW数据形成物理实现的可行性，为后续基于该新型接收机的整体系统的FPGA实现奠定了理论和硬件实现基础。

主权项

1.一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法，其特征在于：(1)将信号输入混频模块和伯努利伪随机序列相乘后输出至低通滤波模块；(2)从低通滤波模块中提取基带信号输出给降速抽取模块；(3)在降速抽取模块中对信号进行相应倍数抽取减少数据量后输出给CORDIC模块；(4)在CORDIC模块中计算出信号幅度和相位；(5)将幅度输出给脉冲提取模块进行脉冲提取并输出给到达时间测量模块测出脉冲到达时间；(6)然后将幅度输出给脉宽测量模块，在脉宽测量模块中计算得到脉宽；(7)将相位输出给相位差测频模块，测出子带相对频率；(8)将各路子信道信号的DTFT输入绝对频率测量模块中计算出信号所在子信道号，从而计算得到信号真正载频；/n所述的混频模块FPGA实现过程为，(1)首先将待检测的复数信号输入到FPGA中；(2)之后将其实部与虚部和伪随机系列分别同时输入进FPGA中；(3)将信号和伯努利伪随机数在每个时钟的上升沿相乘；(4)得到24位位宽的混频后搬移到基带的信号，并将其输出到低通滤波模块；/n所述的低通滤波模块FPGA实现过程为，在低通滤波模块中采用Verilog语言对其多相形式进行编写并实现低通FIR滤波器，低通滤波器的多相形式如下，设低通FIR滤波器为