[发明专利]一种基于FPGA的协同仿真加速器及仿真系统和方法在审
| 申请号： | 201710812810.0 | 申请日： | 2017-09-11 |
| 公开（公告）号： | CN107563079A | 公开（公告）日： | 2018-01-09 |
| 发明（设计）人： | 杨宇翔 | 申请（专利权）人： | 杨宇翔 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 广州三环专利商标代理有限公司44202 | 代理人： | 卢泽明 |
| 地址： | 610041 四川省成都市高新*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于FPGA的协同仿真加速器，包括有用于写入被测试对象，并对被测试对象的电路功能部分进行运算、在仿真中验证电路功能部分是否符合设计预期的FPGA芯片；用于缓冲存储对被测试对象的电路功能部分进行运算过程中的数据信息和与仿真计算机进行仿真数据交互的数据信息的DDR存储芯片；用于与仿真计算机连接、进行仿真数据交互的连接接口；用于将经过连接接口输入的电源进行处理后向FPGA芯片和DDR存储芯片输送工作电源的电源模块。通过该协同仿真加速器即可与仿真计算机的仿真软件进行数据交互、协同运行，共同完成仿真运算任务，仿真速度和效率高，仿真耗时极短，且加速器结构简单，体积小，生产加工容易、成本低。 | ||
| 搜索关键词： | 一种 基于 fpga 协同 仿真 加速器 系统 方法 | ||
【主权项】：
一种基于FPGA的协同仿真加速器，其特征在于：包括有FPGA芯片(11)，用于写入被测试对象，并对被测试对象的电路功能部分进行运算、在仿真中验证电路功能部分是否符合设计预期；DDR存储芯片(12)，用于缓冲存储对被测试对象的电路功能部分进行运算过程中的数据信息和与仿真计算机进行仿真数据交互的数据信息；连接接口(13)，用于与仿真计算机连接、进行仿真数据交互；电源模块(14)，用于将经过连接接口(13)输入的电源进行处理后向FPGA芯片(11)和DDR存储芯片(12)输送工作电源；而且，所述DDR存储芯片(12)和连接接口(13)均与FPGA芯片(11)导通连接，所述电源模块(14)的输入端与连接接口(13)电连接、输出端与DDR存储芯片(12)和FPGA芯片(11)电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杨宇翔，未经杨宇翔许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710812810.0/，转载请声明来源钻瓜专利网。
