[发明专利]集成电路的压焊盘结构及其工艺方法有效
| 申请号： | 201710831363.3 | 申请日： | 2017-09-15 |
| 公开（公告）号： | CN109509732B | 公开（公告）日： | 2021-10-01 |
| 发明（设计）人： | 吕宇强;王磊;倪胜中 | 申请（专利权）人： | 江苏帝奥微电子股份有限公司 |
| 主分类号： | H01L23/488 | 分类号： | H01L23/488;H01L21/56;H01L21/48 |
| 代理公司： | 上海宏威知识产权代理有限公司 31250 | 代理人： | 张晓芳 |
| 地址： | 226017 江苏省南通市崇*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路的压焊盘结构及其工艺方法，集成电路的压焊盘结构包括P型硅衬底、隔离层、深N阱、P+有源区、N+有源区、第一介质层、第一金属层、第二介质层、第二金属层、第三介质层以及第三金属层，其中，深N阱是以分布式图形注入形成在P型硅衬底中，以及第一金属层分为第一区以及第二区，第一区通过一第一接触孔的金属连接P+有源区，第二区通过一第二接触孔的金属连接N+有源区。 | ||
| 搜索关键词： | 集成电路 盘结 及其 工艺 方法 | ||
【主权项】：
1.一种集成电路的压焊盘结构，其特征在于，所述集成电路的压焊盘结构包括：P型硅衬底；隔离层，形成在所述P型硅衬底上；深N阱，形成在所述P型硅衬底与所述隔离层之间，且所述深N阱是以分布式图形注入形成在所述P型硅衬底中；P+有源区，形成在所述P型硅衬底上及所述隔离层旁；N+有源区，形成在所述深N阱中；第一介质层，形成在所述隔离层上；第一金属层，形成在所述第一介质层上，所述第一金属层分为第一区以及第二区，所述第一区通过一第一接触孔的金属连接所述P+有源区，所述第二区通过一第二接触孔的金属连接所述N+有源区；第二介质层，形成在所述第一介质层上；第二金属层，形成在所述第二介质层上；第三介质层，形成在所述第二金属层上；以及第三金属层，形成在所述第三介质层上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏帝奥微电子股份有限公司，未经江苏帝奥微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710831363.3/，转载请声明来源钻瓜专利网。
