[发明专利]一种可扩展的通用功能级异步电路在审

专利信息
申请号: 201710840550.8 申请日: 2017-09-18
公开(公告)号: CN107729614A 公开(公告)日: 2018-02-23
发明(设计)人: 郭坚;李珂;穆强;张红军;周东;韦涌泉;裴楠 申请(专利权)人: 北京空间飞行器总体设计部
主分类号: G06F17/50 分类号: G06F17/50
代理公司: 北京理工大学专利中心11120 代理人: 郭德忠,李爱英
地址: 100094 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种可扩展的通用功能级异步电路,包括配置模块、选择逻辑模块、同步逻辑模块以及与同步逻辑模块一一对应相连的功能逻辑模块,其中同步逻辑模块和功能逻辑模块至少为两个;本发明将现有的时钟源级的切换与同步方法转换为功能模块级的切换与同步,避免了直接通过时钟源切换的电路结构以及因直接切换时钟带来的稳定性问题;同时本发明采用功能模块级的扩展,能够方便的更改控制切换和时钟选择逻辑。
搜索关键词: 一种 扩展 通用 功能 异步 电路
【主权项】:
一种可扩展的通用功能级异步电路,其特征在于,包括配置模块、选择逻辑模块、同步逻辑模块以及与同步逻辑模块一一对应相连的功能逻辑模块,其中同步逻辑模块和功能逻辑模块至少为两个;所述配置模块工作在片上系统主时钟CLK_SYS下,接收外部输入的配置信号,并将配置信号在内部进行锁存;配置模块输出的锁存信号作为下一级同步逻辑模块的输入;同时配置模块根据输入的配置信号,为选择逻辑模块输出SEL信号;所述SEL信号用于指示选择逻辑模块将配置信号所选定的功能逻辑模块的输出作为最终输出;所述同步逻辑模块接收配置模块输出的锁存信号、片上系统主时钟CLK_SYS以及片外时钟,一个同步逻辑模块对应一个片外时钟,且对应相连的同步逻辑模块与功能逻辑模块对应同一个片外时钟;同步逻辑模块分别将配置模块在片上系统主时钟CLK_SYS域下生成的锁存信号同步为各自的片外时钟域下的信号SYN_OUT_n;所述功能逻辑模块在各自片外时钟域下接收对应的同步逻辑模块输出的信号SYN_OUT_n,并根据信号SYN_OUT_n是否有效控制自身是否工作,其中信号SYN_OUT_n是否有效由配置信号决定;同时,功能逻辑模块还接收外部输入的功能信号,形成各自时钟域下的信号OUT_n,并将信号OUT_n输出给选择逻辑模块。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京空间飞行器总体设计部,未经北京空间飞行器总体设计部许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710840550.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top