[发明专利]解调模块、解调电路及高频读卡器

摘要

本发明公开了一种解调模块、解调电路及高频读卡器，解调模块包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器组、Q路相关器组和数字解调电路；I路相关器组和Q路相关器组的相关区间均为n*T；I路相关器组和Q路相关器组分别包括2n个相关器，每个相关器用于将信号输入端和标准波形输入端输入的两个信号进行互相关计算并输出计算结果至相关结果输出端；标准波形产生电路用于产生2n个标准波形；数字解调电路用于识别出所有相关结果输出端输入的值中大于预设阈值的相关结果输出端作为目标输出端，将目标输出端对应标准波形输出至解调结果输出端；本发明提高了读卡器可解调信号的信噪比范围。

主权项

1.一种解调模块，其特征在于，包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器组、Q路相关器组和数字解调电路；所述I路信号输入端用于与外部的IQ信号产生电路的I路信号输出端电连接，所述Q路信号输入端用于与所述IQ信号产生电路的Q路信号输出端电连接，所述IQ信号产生电路用于将ISO14443A型卡发出的调制信号生成I路信号序列和Q路信号序列，所述I路信号序列和所述Q路信号序列的比特周期设为T；所述I路相关器组和所述Q路相关器组的相关区间均为n*T，n为大于1的自然数；所述I路相关器组和所述Q路相关器组分别包括2n个相关器，每个相关器包括信号输入端、标准波形输入端和相关结果输出端，每个相关器用于将所述信号输入端和所述标准波形输入端输入的两个信号进行互相关计算并输出计算结果至所述相关结果输出端，所述相关结果输出端输出至所述数字解调电路；所述标准波形产生电路用于产生2n个标准波形，所述标准波形的时间宽度为n*T，所述2n个标准波形分别一一对应所述I路信号序列或所述Q路信号序列的n比特周期的所有情况的理想波形；所述数字解调电路用于识别出所有所述相关结果输出端输入的值中大于预设阈值的所述相关结果输出端作为目标输出端，所述数字解调电路还用于将所述目标输出端对应的所述相关器所连接的所述标准波形输出至所述解调结果输出端；所述I路相关器组的所有信号输入端均与所述I路信号输入端电连接，所述第二相关器组的所有信号输入端均与所述Q路信号输入端电连接；所述2n个标准波形与所述第一相关器组的所有标准波形输入端一一对应地电连接；所述2n个标准波形与所述第二相关器组的所有标准波形输入端一一对应地电连接。