[发明专利]用于制造多栅极晶体管的工艺和产生的结构有效
| 申请号： | 201710853045.7 | 申请日： | 2017-09-20 |
| 公开（公告）号： | CN108122983B | 公开（公告）日： | 2020-10-02 |
| 发明（设计）人： | 刘书豪;王参群;陈亮吟;黄净惠;谭伦光;张惠政 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/423 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在用于形成晶体管的后栅极金属栅极工艺中，在中间晶体管结构上方形成介电层，中间晶体管结构包括伪栅电极，通常由多晶硅形成。诸如图案化多晶硅、平坦化结构的顶层等的各个工艺可以去除介电层的顶部，当形成代替伪栅电极的金属栅极时，这可以导致减少了对栅极高度的控制，减少了对用于FinFET的鳍高度的控制等。增加介电层对来自这些工艺攻击的抵抗力，诸如在实施这种其他的工艺之前通过将硅等注入至介电层内，导致了顶面的较少的去除，并且因此提高了对产生的结构尺寸和性能的控制。本发明实施例涉及用于制造多栅极晶体管的工艺和产生的结构。 | ||
| 搜索关键词： | 用于 制造 栅极 晶体管 工艺 产生 结构 | ||
【主权项】：
一种制造半导体器件的方法，包括：在衬底上形成中间晶体管结构，所述中间晶体管结构包括伪栅极结构；在所述中间晶体管结构和所述伪栅极结构上方沉积介电层；对所述介电层实施至少一个工艺以提高所述介电层相对于预定的蚀刻工艺的蚀刻抵抗力；以及使用所述预定的蚀刻工艺去除所述伪栅极结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710853045.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置的形成方法
- 下一篇：导体和包括导体的半导体器件及其制造方法
- 同类专利
- 专利分类
