[发明专利]一种低开销的FPGA硬件木马设计方法有效
| 申请号： | 201710857862.X | 申请日： | 2017-09-21 |
| 公开（公告）号： | CN107391896B | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 王坚;陈哲;覃皓;杨鍊;李桓 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 51229 成都正华专利代理事务所(普通合伙) | 代理人： | 何凡;李林合 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种低开销的FPGA硬件木马设计方法，属于硬件安全技术领域，目的在于减少在FPGA上实现硬件木马所需的资源开销，增加硬件木马的隐蔽性。本发明充分利用了FPGA中一个LUT可以实现两个不同布尔函数的特性，大幅度降低硬件木马植入带来的开销，尤其当木马逻辑完全由LUT实现的时候，开销降低效果更加明显。 | ||
| 搜索关键词： | 一种 开销 fpga 硬件 木马 设计 方法 | ||
【主权项】：
1.一种低开销的FPGA硬件木马设计方法，其特征在于，包括以下步骤：/nS1、对不含木马的FPGA设计进行综合与布局布线，得到该FPGA设计的原始设计网表；/nS2、构建硬件木马触发机制与预期实现的恶意功能，并采用FPGA支持的基本元件搭建硬件木马逻辑；/nS3、寻找FPGA中可用于木马植入的LUT资源；/nS4、根据香农展开定理分解所述硬件木马逻辑的布尔函数；/nS5、将分解后的布尔函数全部分配到所述可用于木马植入的LUT资源中；/nS6、判断硬件木马电路中所有LUT逻辑是否都在FPGA中实现，若是则进入步骤S7，否则返回步骤S4；/nS7、得到植入硬件木马的网表文件；/n所述步骤S3具体包括以下分步骤：/nS31、根据步骤S1得到的原始设计网表信息，获取原始电路占用的LUT集合A；/nS32、删除集合A中不能被木马利用的LUT资源，得到可用于木马植入的LUT集合C；/nS33、对集合C进行标记，作为可用于木马植入的LUT资源；/n所述步骤S4具体为：/n从所述可用于木马植入的LUT资源中任意选取一个硬件木马电路的LUT逻辑f
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710857862.X/，转载请声明来源钻瓜专利网。
