[发明专利]制造三维半导体器件的方法有效
| 申请号： | 201710864922.0 | 申请日： | 2017-09-22 |
| 公开（公告）号： | CN107871743B | 公开（公告）日： | 2023-05-02 |
| 发明（设计）人： | 金基雄;金孝亭;徐基银;张气薰;权炳昊;尹普彦 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B43/27 | 分类号： | H10B43/27;H10B43/35;H10B43/40;H10B41/27;H10B41/35;H10B41/41;H10B41/42 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 屈玉华 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种制造三维半导体器件的方法。该方法包括：提供具有外围电路区和单元阵列区的基板；在基板的外围电路区上形成外围结构；以及在单元阵列区上形成电极结构。电极结构包括下电极、在下电极上的下绝缘平坦化层、以及竖直地且交替地堆叠在下绝缘平坦化层上的上电极和上绝缘层，下绝缘平坦化层可以延伸以覆盖外围电路区上的外围结构。上绝缘平坦化层被形成为覆盖电极结构和外围电路区上的下绝缘平坦化层。 | ||
| 搜索关键词： | 制造 三维 半导体器件 方法 | ||
【主权项】：
一种制造三维半导体器件的方法，包括：提供具有外围电路区和单元阵列区的基板；在所述基板的所述外围电路区上形成外围结构；顺序地形成下牺牲层和下绝缘层以覆盖所述基板的所述外围结构和所述单元阵列区，所述下绝缘层包括在所述外围结构上的突出部分；形成蚀刻停止图案以覆盖在所述单元阵列区上的所述下绝缘层的顶表面并且暴露所述下绝缘层的所述突出部分；对所述下绝缘层的所述突出部分执行平坦化工艺以形成下绝缘平坦化层，所述平坦化工艺使用所述蚀刻停止图案作为蚀刻停止层执行；去除所述蚀刻停止图案；以及在所述单元阵列区上形成模制结构，所述模制结构包括竖直地且交替地堆叠在所述下绝缘平坦化层上的上牺牲层和上绝缘层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710864922.0/，转载请声明来源钻瓜专利网。
