[发明专利]用于主动ASIC侵犯屏障的设备

摘要

公开了主动ASIC侵犯屏障。提供了用于保护集成电路免受侵入性攻击和各种形式的篡改的系统、方法、和设备。防御机制是一种主动物理安全屏障，其包括：位于集成电路的高金属层处的迹线阵列，该迹线阵列覆盖了该层的较高百分比的表面积；以及，跨所述迹线驱动信号的数字逻辑组件的集合。以主动方式来完成跨迹线导线驱动信号，使得能够在非常短的时间段内检测到在所述迹线中的任何一个迹线上的短路故障、开路故障、和滞止故障。所述主动安全系统连接至警报响应机构或者与警报响应机构通信，使得所述安全系统检测到的故障引起被发送至所述警报响应机构的信号。

主权项

一种用于保护集成电路免受侵入性攻击的设备，所述设备包括：迹线导线阵列，所述迹线导线阵列至少跨所述集成电路的顶部金属层布置；伪随机二进制序列生成器，所述伪随机二进制序列生成器用于生成多个比特；真随机数生成器，所述真随机数生成器用于向被馈送至所述伪随机二进制序列生成器的多个抽头点中的至少一个提供熵源；以及比较电路，所述比较电路连接至所述迹线导线阵列的一端，其中，所述比较电路基于由所述伪随机二进制序列生成器生成并且在迹线导线中的至少一条迹线导线的所述一端处接收到的比特来确定所述至少一条迹线导线是否具有期望值。