[发明专利]同步半导体集成电路中的时控式命令时序调整

摘要

本申请案针对在同步半导体集成电路中进行的时控命令时序调整。时钟时序调整电路被并入于时控式集成电路中，以检测输入时钟频率且调整用于存取所述时控式集成电路中的存储器元件的内部控制信号的时序等待时间。所述时钟时序调整电路将可调整时序等待时间引入到从所述命令信号衍生出的内部控制信号。所述时钟时序调整电路操作以响应于所述时钟频率检测而调整所述控制信号的所述时序等待时间以致使基于时钟的操作被提前或延迟达一或多个时钟循环。在一个实施例中，所述时钟时序调整电路包含时钟频率检测电路及等待时间调整电路。所述时钟时序调整电路可在高时钟频率及低时钟频率两者下操作以确保在不引入不必要延迟的情况下避免非期望的数据冲突事件。

主权项

1.一种时控式集成电路，其接收具有时钟频率的输入时钟信号及用于存取所述时控式集成电路中的存储器元件的命令信号，所述时控式集成电路包括：时钟频率检测电路，其接收所述输入时钟信号且产生时钟检测输出信号，所述时钟检测输出信号响应于所述时钟频率低于频率阈值而具有第一逻辑状态，且响应于所述时钟频率处于或高于频率阈值而具有第二逻辑状态；及等待时间调整电路，其接收所述输入时钟信号、所述命令信号及所述时钟检测输出信号，所述等待时间调整电路产生经时序调整控制信号，所述经时序调整控制信号是被延迟达第一时序等待时间的所述命令信号，所述第一时序等待时间包括所述输入时钟信号的一或多个时钟周期，其中所述等待时间调整电路响应于所述时钟检测输出信号而调整所述第一时序等待时间。