[发明专利]一种NANDFlash到FPGA内部块RAM的缓存方法

摘要

本发明公开了一种NANDFlash到FPGA内部块RAM的缓存方法，MCU读写NANDFlash的过程中，利用FPGA强大的逻辑运算和方便的时序电路设计能力，分频时钟避免了读取NANDFlash的时钟和写入BRAM的时钟冲突。通过数据缓存的方式，将读取的2个8位数据拼接成写入BRAM的16位数据，在DMA写指令下，将锁存的数据写入BRAM中。自动的地址累加保证了写入数据地连续性，当快速读取BRAM数据时，在MCU的控制指令下，将BRAM中的数据传送给下位机。利用FPGA作为中间桥梁，简化了硬件电路结构，降低了成本，解决了MCU读取NANDFlash数据占用内存的问题，从而减轻了MCU的负荷。

主权项

一种NANDFlash到FPGA内部块RAM的缓存方法，其特征在于：1)硬件设计上采用FPGA作中间桥梁，结合FPGA具有上百个I/O引脚的特点，将MCU分布于FPGA周围，以总线方式与FPGA进行数据交换；2)软件上实现MCU读写NANDFlash的控制，主要是针对FPGA进行时序电路的设计。通过MCU与FPGA通讯地址总线的高四位地址和地址锁存信号，通过组合选通需要的读写控制器；3)为实现NANDFlash到多个块RAM的DMA数据缓存，主要包括以下几个部分。写入BRAM控制器：读NANDflash数据、锁存数据、写入数据，地址累加。读BRAM控制器：读数据、锁存数据、地址累加。