[发明专利]LDMOS器件有效
| 申请号： | 201710904201.8 | 申请日： | 2017-09-29 |
| 公开（公告）号： | CN107819026B | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | 颜树范 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/78 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种LDMOS器件，包括：漂移区，体区；由栅介质层和多晶硅栅叠加形成的栅极结构，源区和漏区；在漏区的外侧的漂移区中形成有由P+区组成的空穴注入区；空穴注入区的深度大于漏区的深度；在积累层区域中形成有由N型掺杂区组成的电荷存储区；空穴注入区在器件导通时提供空穴注入以减少导通电阻，电荷存储区用于对空穴漂移进行阻挡。电荷存储区的掺杂浓度大于漂移区的掺杂浓度以及电荷存储区的掺杂浓度小于体区的掺杂浓度，使器件截止时漂移区的耗尽由体区和漂移区的掺杂浓度决定。本发明能降低器件的导通电阻，同时保持良好的击穿电压。 | ||
| 搜索关键词： | ldmos 器件 | ||
【主权项】：
1.一种LDMOS器件，其特征在于，包括：N型掺杂的漂移区；P型掺杂的体区，所述体区的结深小于所述漂移区的结深，所述体区和所述漂移区横向交叠；由栅介质层和多晶硅栅叠加形成的栅极结构，所述多晶硅栅覆盖所述体区的表面且所述多晶硅栅的第二侧面延伸到所述漂移区的表面；被所述多晶硅栅所覆盖的所述体区表面用于形成沟道，被所述多晶硅栅所覆盖的所述漂移区为积累层区域；源区形成于所述体区表面并和所述多晶硅栅的第一侧面自对准；漏区形成于所述漂移区表面并和所述多晶硅栅的第二侧面相隔一段距离；在所述漏区的远离所述栅极结构一端的外侧的所述漂移区中形成有由P+区组成的空穴注入区；所述空穴注入区的深度大于所述漏区的深度；在所述积累层区域中形成有由N型掺杂区组成的电荷存储区；所述空穴注入区在器件导通时提供空穴注入以减少导通电阻，所述电荷存储区用于对空穴漂移进行阻挡；所述电荷存储区的掺杂浓度大于所述漂移区的掺杂浓度以及所述电荷存储区的掺杂浓度小于所述体区的掺杂浓度，使器件截止时所述漂移区的耗尽由所述体区和所述漂移区的掺杂浓度决定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710904201.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
