[发明专利]电子元件容器及其制造方法有效
| 申请号： | 201710948326.0 | 申请日： | 2017-10-12 |
| 公开（公告）号： | CN108461431B | 公开（公告）日： | 2022-05-10 |
| 发明（设计）人： | 尹势元 | 申请（专利权）人： | 尹势元 |
| 主分类号： | H01L21/673 | 分类号： | H01L21/673;H01L21/687;B65D85/86 |
| 代理公司： | 北京冠和权律师事务所 11399 | 代理人： | 朱健;陈国军 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种电子元件容器及其制造方法，所述电子元件容器包括：基底层；第一及第二防静电层，其分别形成于所述基底层上部及下部表面；收容槽，其是由所述基底层和第一及第二防静电层以矩阵形状排列成型M×N个而形成的；导电层，其以与所述第一及第二防静电层电连接的形式形成于所述基底层的侧面。据此，导电层对第一及第二防静电层进行电连接，所以即使在多个电子元件容器层叠的状态下，也可以容易地去除产生的静电，从而可以防止位于收容槽内的电子元件因静电而被破坏，毛刺和细微粒子由耐溶剂性树脂形成，从而即使没有溶解于有机溶剂，在导电层形成时因埋没至内部而不被露出，所以，减少去除时间，从而提高生产性。 | ||
| 搜索关键词： | 电子元件 容器 及其 制造 方法 | ||
【主权项】：
1.一种电子元件容器，其包括：基底层；第一及第二防静电层，其分别形成于所述基底层上部及下部表面；收容槽，其是由所述基底层和第一及第二防静电层以矩阵形状排列成型M×N(M及N为自然数)个而形成的；导电层，其以与所述第一及第二防静电层电连接的形式形成于所述基底层的侧面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于尹势元，未经尹势元许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710948326.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体二极管引线封胶系统
- 下一篇：立式晶舟
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
