[发明专利]一种沟槽栅碳化硅MOSFET器件及其制造方法

摘要

本发明公开了一种沟槽栅碳化硅MOSFET器件及其制造方法。该沟槽栅碳化硅MOSFET器件包括：位于N‑漂移层两侧的P+埋区；位于P+埋区之间的N+掺杂区，其厚度小于P+埋区的厚度；位于P+埋区和N+掺杂区上的P‑外延层，其与N+掺杂区不接触；通过向P‑外延层的中间区注入离子形成的N++掺杂区，其厚度小于P‑外延层的厚度，宽度大于N+掺杂区的宽度；通过向P‑外延层的未注入离子的两侧注入离子形成的P++掺杂区；通过刻蚀N++掺杂区的中间区及其下方各层级与其相对应的区域形成的位于N+掺杂区上的沟槽，沟槽宽度小于等于N+掺杂区的宽度。本发明可降低器件的导通电阻和功率损耗，同时兼顾器件体二极管续流特性。

主权项

1.一种沟槽栅碳化硅MOSFET器件，其特征在于，包括：碳化硅衬底；在所述碳化硅衬底上生长的N‑漂移层；位于所述N‑漂移层的两侧区域的两个P+埋区；位于所述两个P+埋区之间的N+掺杂区，其中所述N+掺杂区的厚度小于所述两个P+埋区的厚度；位于所述两个P+埋区和N+掺杂区上的P‑外延层，其中所述P‑外延层与所述N+掺杂区不接触；通过向所述P‑外延层的中间区域注入N型离子而形成的N++掺杂区，其中所述N++掺杂区的厚度小于所述P‑外延层的厚度，所述N++掺杂区的宽度大于所述N+掺杂区的宽度；通过向所述P‑外延层的未注入N型离子的两侧区域注入P型离子而形成的与所述两个P+埋区分别接触的两个P++掺杂区；通过刻蚀所述N++掺杂区的中间区域以及所述N++掺杂区下方各层级与所述N++掺杂区的中间区域相对应的区域而形成的位于所述N+掺杂区上的沟槽，其中所述沟槽的宽度小于等于所述N+掺杂区的宽度。