[发明专利]使用半双向图案化和岛形成半导体器件的方法有效
申请号: | 201710996899.0 | 申请日: | 2017-10-20 |
公开(公告)号: | CN108074808B | 公开(公告)日: | 2021-12-03 |
发明(设计)人: | 荻野敦史 | 申请(专利权)人: | 格芯美国公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L21/3213 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 李峥;于静 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种使用半双向图案化和岛形成半导体器件的方法。提供了使用半双向图案化制造集成电路器件的器件和方法。一种方法例如包括:获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件;图案化第一组线;在第一组线之间图案化第二组线;蚀刻以限定第一和第二组线的组合;沉积第二光刻叠层;图案化岛的组;蚀刻以限定该组的岛,留下OPL;在OPL上沉积间隔物;蚀刻间隔物,留下垂直间隔物的组;以及使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层。 | ||
搜索关键词: | 使用 双向 图案 形成 半导体器件 方法 | ||
【主权项】:
1.一种方法,包括:获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件;沿第一方向图案化第一组线;在所述第一组线之间沿所述第一方向图案化第二组线;蚀刻所述光刻叠层以限定所述第三硬掩模层中的所述第一和第二组线的组合;在所述第二硬掩模层和所述第三硬掩模层上沉积第二光刻叠层;图案化岛的组;蚀刻限定所述第三硬掩模层中的所述组的岛的所述第二光刻叠层,在所述组的岛未被蚀刻的位置在所述第三硬掩模层上方留下OPL;在所述OPL和所述组的岛中的所述第二硬掩模层之上沉积间隔物;蚀刻所述间隔物,留下加衬所述组的岛的垂直间隔物的组;去除所述OPL;以及使用所述第三硬掩模层和所述组的垂直间隔物作为掩模蚀刻所述第二硬掩模层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格芯美国公司,未经格芯美国公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710996899.0/,转载请声明来源钻瓜专利网。
- 上一篇:含氮材料选择性蚀刻方法
- 下一篇:一种快速软恢复二极管芯片的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造