[发明专利]屏蔽栅沟槽型MOSFET的制造方法在审
申请号: | 201711075635.8 | 申请日: | 2017-11-06 |
公开(公告)号: | CN107768253A | 公开(公告)日: | 2018-03-06 |
发明(设计)人: | 蔡晨;丛茂杰 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/423 |
代理公司: | 上海浦一知识产权代理有限公司31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种屏蔽栅沟槽型MOSFET的制造方法,包括如下步骤步骤一、提供表面形成有硅外延层的硅衬底并进行光刻刻蚀形成沟槽;步骤二、形成底部氧化层;步骤三、形成第一层多晶硅将沟槽完全填充;步骤四、进行热退火,利用热退火使第一层多晶硅再结晶并消除第一层多晶硅的缝隙;步骤五、对第一层多晶硅进行回刻并形成由保留于沟槽底部的第一层多晶硅组成多晶硅屏蔽栅。本发明能提高多晶硅屏蔽栅的表面形貌,进而提高多晶硅屏蔽栅的表面深度的均匀性,提高多晶硅屏蔽栅的屏蔽效果。 | ||
搜索关键词: | 屏蔽 沟槽 mosfet 制造 方法 | ||
【主权项】:
一种屏蔽栅沟槽型MOSFET的制造方法,其特征在于,包括如下步骤:步骤一、提供表面形成有硅外延层的硅衬底,采用光刻刻蚀工艺在所述硅外延层的栅极区域中形成沟槽;步骤二、在所述沟槽底部表面和侧壁表面形成底部氧化层,所述底部氧化层也延伸到所述沟槽外部的所述硅外延层表面;步骤三、在所述底部氧化层表面形成第一层多晶硅,所述第一层多晶硅将所述沟槽完全填充并会在所述沟槽的中央区域产生缝隙;步骤四、对所述第一层多晶硅进行热退火,利用所述热退火使所述第一层多晶硅再结晶并用于消除所述第一层多晶硅的缝隙;步骤五、对所述第一层多晶硅进行回刻,该回刻将所述沟槽外部的所述第一层多晶硅完全去除,将所述沟槽中顶部的所述第一层多晶硅去除,由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711075635.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造