[发明专利]半导体器件的制造方法有效
申请号: | 201711086263.9 | 申请日: | 2017-11-07 |
公开(公告)号: | CN109755108B | 公开(公告)日: | 2021-04-02 |
发明(设计)人: | 张海洋;纪世良 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/033;H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件的制造方法,在第一金属硬掩膜层上方形成具有第一开口的第二金属硬掩膜层,所述第二金属硬掩膜层的主要成分为金属氧化物,能够改善光刻胶层的第一开口图案直接向第一金属硬掩膜层转移时的形貌偏差、开口坍塌以及开口中有大量聚合物残留等问题,且以具有第一开口的第二金属硬掩膜层为掩膜来刻蚀下方相应叠层形成目标开口时,第二金属硬掩膜层既能够改善形成的目标开口的侧壁形貌,又易于去除以减小目标开口中的刻蚀残留物的产生;进一步利用自组装工艺在第二金属硬掩膜层上方的图案化光刻层中形成二嵌段共聚物层,利用嵌段共聚物层中互不相溶的第一嵌段和第二嵌段来缩小光掩模图案的线宽。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,其特征在于,包括以下步骤:提供半导体衬底,所述半导体衬底上形成第一金属硬掩膜层;在所述第一金属硬掩膜层的上方覆盖第二金属硬掩膜层,所述第二金属硬掩膜层的材质不同于所述第一金属硬掩膜层,且所述第二金属硬掩膜层的主要成分包括至少一种金属氧化物;刻蚀所述第二金属硬掩膜层至一定深度,以形成第一开口;以所述第二金属硬掩膜层为掩膜,在所述第一开口中继续刻蚀第一开口底部,直至开口深度达到要求深度,以形成目标开口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711086263.9/,转载请声明来源钻瓜专利网。
- 上一篇:自对准双重图案方法
- 下一篇:一种SiC JBS器件阳极电极的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造