[发明专利]集成电路、设计集成电路的计算系统和计算机实施的方法有效
| 申请号： | 201711114373.1 | 申请日： | 2017-11-13 |
| 公开（公告）号： | CN108205601B | 公开（公告）日： | 2023-08-11 |
| 发明（设计）人： | 元孝植;张铭洙;朴炫洙;曹多演 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 钱大勇 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 计算机实施的方法包括基于定义集成电路的设计数据来放置标准单元。通过执行无色布线来生成集成电路的布局。基于间隔约束，将包括在四重图案化光刻(QPL)层中的第一图案、第二图案、第三图案和第四图案布置在所放置的标准单元上。所生成的布局被存储到计算机可读存储介质。间隔约束定义了第一图案、第二图案、第三图案和第四图案之间的最小间隔。该方法包括将第一颜色、第二颜色、第三颜色和第四颜色分别地分配给第一图案、第二图案、第三图案和第四图案。基于布局生成掩膜。通过使用所生成的掩膜来制造半导体器件。第一图案、第二图案、第三图案和第四图案中的两个图案之间的间隔小于间隔约束中的相对应的间隔约束指示颜色违规。 | ||
| 搜索关键词： | 集成电路 设计 计算 系统 计算机 实施 方法 | ||
【主权项】：
1.一种计算机实施的方法，包括：基于定义集成电路的设计数据来放置标准单元；通过执行无色布线来生成集成电路的布局，其中，基于间隔约束来将在四重图案化光刻(QPL)层中所包括的第一图案、第二图案、第三图案和第四图案布置在所放置的标准单元上；将所生成的布局存储到计算机可读存储介质，其中，所述间隔约束定义第一图案、第二图案、第三图案和第四图案之间的最小间隔；将第一颜色、第二颜色、第三颜色和第四颜色分别地分配给第一图案、第二图案、第三图案和第四图案；基于布局来生成掩膜；以及通过使用所生成的掩膜来制造半导体器件，其中，第一图案、第二图案、第三图案和第四图案中的两个图案之间的间隔小于间隔约束中的相对应的间隔约束指示颜色违规。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711114373.1/，转载请声明来源钻瓜专利网。
