[发明专利]用于SONOS存储器的复位电路及复位方法在审
| 申请号： | 201711163636.8 | 申请日： | 2017-11-21 |
| 公开（公告）号： | CN107945824A | 公开（公告）日： | 2018-04-20 |
| 发明（设计）人： | 刘芳芳 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G11C7/20 | 分类号： | G11C7/20 |
| 代理公司： | 上海浦一知识产权代理有限公司31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于SONOS存储器的复位电路及复位方法，每一latch电路对应一复位电路，每一复位电路控制其对应的latch电路进行复位，形成一个子单元，所述SONOS电路即由多个子单元形成阵列；所述每个复位电路，增加一个电容来控制复位时间，同时将多个复位电路以及latch电路进行分组，每组的多个复位电路的电容编号从C1～Cn，n为非零的自然数，且为每组的复位电路单元个数。本发明在复位电路中增加电容，并将复位电路与page latch电路进行分组，每组内的复位由电容控制复位时序，能保证每组的复位时间不同，有效降低复位时的瞬态电流。 | ||
| 搜索关键词： | 用于 sonos 存储器 复位 电路 方法 | ||
【主权项】：
一种用于SONOS存储器的复位电路，每一Page latch电路对应一复位电路，每一复位电路控制其对应的page latch电路进行复位，形成一个子单元，所述SONOS电路即由多个子单元形成阵列；其特征在于：所述每个复位电路，增加一个电容来控制复位时间，同时将多个复位电路以及page latch电路进行分组，每组的多个复位电路的电容编号从C1～Cn，n为非零的自然数，且为每组的复位电路单元个数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711163636.8/，转载请声明来源钻瓜专利网。
