[发明专利]浅沟槽隔离结构及其制作方法在审
申请号: | 201711189260.8 | 申请日: | 2017-11-24 |
公开(公告)号: | CN107871706A | 公开(公告)日: | 2018-04-03 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/8234;H01L27/088 |
代理公司: | 上海光华专利事务所(普通合伙)31219 | 代理人: | 罗泳文 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种浅沟槽隔离结构及其制作方法,包括硅衬底、第一沟槽、第二沟槽、热氧化层、内衬层、填充层以及介质层,第一沟槽用以隔离PMOS晶体管,第二沟槽用以隔离NMOS晶体管,热氧化层形成于第一沟槽及第二沟槽的侧壁及底部,内衬层形成于第一沟槽的热氧化层的表面,且第一沟槽底部的内衬层被去除,以显露第一沟槽底部的热氧化层,填充层填充于第二沟槽内,介质层填充于第一沟槽中。本发明将浅沟槽隔离结构底部的内衬层去除,使得浅沟槽隔离结构底部不会有足够量的载流子聚集,避免晶体管衬底中的空穴聚集而导致的漏电。本发明可以减小PMOS晶体管之间的漏电流,并减小PMOS晶体管老化后维持电流的异常增加。 | ||
搜索关键词: | 沟槽 隔离 结构 及其 制作方法 | ||
【主权项】:
一种浅沟槽隔离结构的制作方法,其特征在于,所述制作方法包括:1)提供一硅衬底,于所述硅衬底中形成第一沟槽及第二沟槽,所述第一沟槽用以隔离PMOS晶体管,所述第二沟槽用以隔离NMOS晶体管,所述第一沟槽的宽度大于所述第二沟槽的宽度;2)于所述第一沟槽的侧壁及底部及第二沟槽的侧壁及底部形成热氧化层;3)于所述第一沟槽的热氧化层的表面形成内衬层,同时于所述第二沟槽内填充满与所述内衬层材料相同的填充层;4)采用干法刻蚀去除位于所述第一沟槽底部的内衬层,以显露所述第一沟槽底部的热氧化层;以及5)于所述第一沟槽中沉积介质层,并进行平坦化处理以形成浅沟槽隔离结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711189260.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造