[发明专利]一种三角形图元并行光栅化定序方法

摘要

本发明涉及计算机硬件技术领域，涉及一种三角形图元并行光栅化定序方法。本发明至少包括三角形像素Tile扫描阶段、边界像素Tile处理阶段、完全在内像素tile处理阶段、像素Tile属性插值请求仲裁阶段和像素Tile属性插值阶段。本发明能够提升光栅化单元硬件资源的利用率，从而提升三角形图元的处理吞吐率和像素生成能力，尤其对于完全在三角形内像素Tile与三角形边界像素Tile比例较大的三角形图元来说，性能提升更为明显。

主权项

1.一种三角形图元并行光栅化定序方法，其特征为：所述三角形图元并行光栅化定序方法至少包括三角形像素Tile扫描阶段、边界像素Tile处理阶段、完全在内像素tile处理阶段、像素Tile属性插值请求仲裁阶段和像素Tile属性插值阶段；三角形像素Tile扫描阶段：对三角形图元实现光栅化，像素Tile的扫描路径基于Zigzag算法进行，串行扫描时遇到的边界像素Tile送入边界Tile通道FIFO中；遇到的完全在内像素Tile送入完全在内Tile通道FIFO中；边界像素Tile和完全在内像素Tile按照光栅化的顺序被统一编号排序分别进入到边界像素Tile处理阶段和完全在内像素Tile处理阶段；边界像素Tile处理阶段：监控像素Tile扫描阶段输出，基于三角形数量计数器BBTN，判断Tile处理单元中处理的Tile属于几个三角形；使用FIFO存储三角形像素Tile扫描阶段输出的边界像素Tile；完全在内像素tile处理阶段：使用FIFO存储三角形像素Tile扫描阶段输出的完全在内像素Tile；像素Tile属性插值请求仲裁阶段：按照Tile的光栅化顺序将Tile逐个输出到像素Tile属性插值阶段；Tile属性插值请求仲裁逻辑的请求源有两个：边界像素Tile和完全在内像素Tile；当像素Tile属性插值请求仲裁阶段通过查询边界像素Tile处理阶段的三角形数量计数器BBTN得知三角形像素Tile扫描阶段中处理的边界像素Tile属于2个以上三角形则拒绝属于后一个三角形的任何一个像素Tile进入像素属性插值阶段进行处理；像素Tile属性插值阶段：对三角形图元在像素Tile层次进行属性插值运算。