[发明专利]一种SiC基UMOSFET的制备方法及SiC基UMOSFET

摘要

本发明公开一种SiC基UMOSFET的制备方法及SiC基UMOSFET，包括一外延片，包括一N+型4H‑SiC衬底，以及在N+型4H‑SiC衬底的正面同质生长的一N‑型外延层；一P掺杂层，形成于N‑型外延层的上表面；一N+型离子注入层，形成于P掺杂层内；一栅极沟槽，贯穿掺杂层和N+型离子注入层；一氧化层，覆盖于栅极沟槽的底部和侧壁；一多晶硅栅极，形成于栅极沟槽内，且覆盖氧化层；一介质层，覆盖多晶硅栅极和N+型离子注入层的部分区域；一源极金属层，覆盖于介质层和P掺杂层的上表面，且覆盖N+型离子注入层的未被介质层覆盖的区域；一漏极金属层，形成于N+型4H‑SiC衬底的背面。所述SiC基UMOSFET的栅极沟槽底部的氧化层的厚度增大，能降低了栅极沟槽底部氧化层的电场强度和栅漏间的电容。

主权项

一种SiC基UMOSFET的制备方法，其特征在于，该制备方法包括如下步骤：S1：选取在N+型4H‑SiC衬底(1)的正面同质生长有一N‑型外延层(2)的外延片；S2：对N‑型外延层(2)进行P型掺杂或P型外延生长，形成一P掺杂层(3)；S3：在P掺杂层(3)上淀积一第一介质掩膜层，通过光刻在第一介质掩膜层上形成一离子注入窗口，使得位于离子注入窗口处的P掺杂层(3)裸露；S4：经离子注入窗口向裸露的P掺杂层(3)进行N+型离子注入，然后将第一介质掩膜层剥离，再进行第一退火处理，在P掺杂层(3)内形成一N+型离子注入层(4)，N+型离子注入层(4)的上表面与P掺杂层(3)的上表面重合，且N+型离子注入层(4)的厚度小于P掺杂层(3)；S5：在P掺杂层(3)上表面淀积一第二介质掩膜层，通过光刻在第二介质掩膜层上形成一栅极沟槽窗口，使得位于栅极沟槽窗口处的N+型离子注入层(4)裸露；S6：经栅极沟槽窗口依次对裸露的N+型离子注入层(4)以及位于N+型离子注入层(4)下面的P掺杂层(3)进行刻蚀至低于N‑型外延层(2)的上表面，形成栅极沟槽(5)，且P掺杂层(3)和N+型离子注入层(4)均被栅极沟槽(5)分成两部分；S7：向栅极沟槽(5)底部的N‑型外延层(2)进行氧离子注入，在栅极沟槽(5)底部的N‑型外延层(2)内形成一氧离子注入层(6)，然后将第二介质掩膜层剥离；S8：进行热氧化处理，使得氧离子注入层(6)被氧化，在栅极沟槽(5)底部及其侧壁形成一氧化层(7)，且栅极沟槽(5)底部的氧化层的厚度大于或等于栅极沟槽(5)侧壁的氧化层；S9：在栅极沟槽(5)内及其两侧的凸台表面淀积一多晶硅层(8)，使得多晶硅层(8)将栅极沟槽(5)刚好填平；S10：通过光刻使得栅极沟槽(5)内的多晶硅层(8)被光刻胶覆盖，且栅极沟槽(5)两侧凸台面上的多晶硅层(8)裸露，然后通过刻蚀将栅极沟槽(5)两侧凸台面上的多晶硅层(8)去除，留在栅极沟槽(5)内的多晶硅层(8)形成多晶硅栅极；S11：在多晶硅栅极以及栅极沟槽(5)两侧的凸台表面淀积介质层(9)；S12：通过光刻使得栅极沟槽(5)上方的介质层(9)被光刻胶覆盖，且栅极沟槽(5)两侧凸台面上的部分介质层(9)裸露，然后通过刻蚀将栅极沟槽(5)两侧凸台面上的部分介质层(9)去除，使得栅极沟槽(5)每侧的P掺杂层(3)和部分N+型离子注入层(4)裸露，在栅极沟槽(5)的每侧形成一源极接触区(10)；S13：在介质层(9)表面和源极接触区(10)淀积一源极金属层(11)，在N+型4H‑SiC衬底(1)的背面淀积一漏极金属层(12)，然后进行第二退火处理，得到SiC基UMOSFET。