[发明专利]基于热仿真的三维FPGA器件布局优化的方法在审
申请号: | 201711205707.6 | 申请日: | 2017-11-27 |
公开(公告)号: | CN107729704A | 公开(公告)日: | 2018-02-23 |
发明(设计)人: | 张超;杨海钢;赵川;胡凯;齐振飞;吴玉志 | 申请(专利权)人: | 中科亿海微电子科技(苏州)有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 曹玲柱 |
地址: | 215028 江苏省苏州市工业园*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开提供了一种基于热仿真的三维FPGA器件布局优化的方法,包括对每层FPGA硅裸片进行建模,通过划分岛型结构对硅裸片上的各模块进行布局;将多层硅裸片采用TSV工艺堆叠实现FPGA内部架构;采用倒扣焊封装互连方式构建FPGA芯片的外围封装结构;在构建好的封装的FPGA热仿真等效模型下方设置恒温板,作为热仿真的边界条件,确定三维堆叠FPGA芯片和外围封装结构的各部分材料,并计算每层硅裸片上各模块的发热量;将边界条件、各部分材料及各模块的发热量作为输入,通过热分析对FPGA芯片进行仿真计算,并根据仿真结果调整各模块布局。由于考虑了裸芯片内部的器件架构,可对FPGA进行精确建模。 | ||
搜索关键词: | 基于 仿真 三维 fpga 器件 布局 优化 方法 | ||
【主权项】:
一种基于热仿真的三维FPGA器件布局优化的方法,包括:步骤A,对三维堆叠FPGA芯片中每层FPGA硅裸片进行建模,通过划分岛型结构对硅裸片上的可编程逻辑模块及IP模块进行布局;步骤B,将多层硅裸片采用TSV工艺堆叠起来,实现FPGA内部架构;步骤C,采用倒扣焊封装互连方式构建FPGA芯片的外围封装结构;步骤D,在构建好的封装的FPGA热仿真等效模型下方设置恒温板,作为热仿真的边界条件,确定三维堆叠FPGA芯片和外围封装结构的各部分材料,并计算每层硅裸片上各模块的发热量;步骤E,将边界条件、三维堆叠FPGA芯片和外围封装结构的各部分材料及每层硅裸片上各模块的发热量作为输入,通过热分析对FPGA芯片进行仿真计算,并根据仿真结果调整各模块布局。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中科亿海微电子科技(苏州)有限公司,未经中科亿海微电子科技(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711205707.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种铁路工务机械车安全监测系统和方法
- 下一篇:自动化舞台设备辅助控制方法