[发明专利]一种自对准四重图形技术有效
申请号: | 201711208508.0 | 申请日: | 2017-11-27 |
公开(公告)号: | CN107993925B | 公开(公告)日: | 2020-04-10 |
发明(设计)人: | 毛晓明;苏林;高晶 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/033;H01L23/538 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 佟林松 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种自对准四重图形技术(Self‑Aligned Quadruple Pattern,简称SAQP),本发明中的自对准四重图形技术(SAQP),通过二次沉积侧墙材料工艺,在不改变目前光刻技术的前提下(即光刻窗口大小不变),可以获得1/4最小尺寸(1/4Pitch),比原来的自对准双重图形技术(SADP)的1/2最小尺寸(1/2Pitch)有了大幅提升,从而可以极大提高半导体集成电路的密度。 | ||
搜索关键词: | 一种 对准 图形 技术 | ||
【主权项】:
一种自对准图形工艺方法,其特征在于包括以下步骤:在待刻蚀层的表面依次沉积形成第一硬掩模层、核心材料层、第二硬掩模层和光刻层,并随后进行光刻以形成图形化的光刻层;利用图形化的光刻层为掩模对第二硬掩模层进行刻蚀,形成图形化的第二硬掩模层;随后利用图形化的第二硬掩模层作为掩模对核心材料层进行刻蚀,形成图形化的核心材料层;随后去除图形化的第二硬掩模层,并沉积形成覆盖图形化的核心材料层和第一硬掩模层的第一侧墙材料层;刻蚀以去除水平方向的第一侧墙材料层以形成第一侧墙层;去除图形化的核心材料层;沉积形成覆盖第一侧墙层和第一硬掩模层的第二侧墙材料层;刻蚀以去除水平方向的第二侧墙材料层以形成第二侧墙层;去除第一侧墙层;以第二侧墙层为掩模刻蚀第一硬掩模层以形成图形化的第一硬掩模层;以图形化的第一硬掩模层为掩模刻蚀待刻蚀层以形成沟道。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711208508.0/,转载请声明来源钻瓜专利网。
- 上一篇:去除光刻胶显影后残留缺陷的方法
- 下一篇:碳化硅欧姆接触的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造