[发明专利]外围电路接触孔形成方法、三维存储器及电子设备有效
申请号: | 201711212496.9 | 申请日: | 2017-11-28 |
公开(公告)号: | CN107706188B | 公开(公告)日: | 2019-02-22 |
发明(设计)人: | 黄攀;高晶;高倩;何欢;杨川 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11521 | 分类号: | H01L27/11521;H01L27/11551;H01L27/11526 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 刘广达 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种外围电路接触孔形成方法、三维存储器及电子设备。其中,所述外围电路接触孔形成方法,包括:在衬底上形成外围电路;形成覆盖所述外围电路的对准基准层,其中,所述对准基准层的面积大于所述外围电路中主动区域的面积;在所述衬底上全面形成电介质层;以所述对准基准层为对准基准,采用基于自对准技术的光刻工艺穿过所述电介质层形成外围电路接触孔。本发明提供的外围电路接触孔形成方法中,由于对准基准层的面积大于主动区域的面积,因而可以有效降低自对准技术的实现难度,提高自对准技术的准确性,从而经过光刻工艺刻蚀出位置精准的外围电路接触孔,进而可以提高三维存储器的成品率和质量。 | ||
搜索关键词: | 外围 电路 接触 形成 方法 三维 存储器 电子设备 | ||
【主权项】:
1.一种外围电路接触孔形成方法,其特征在于,包括:在衬底上形成外围电路;形成覆盖所述外围电路的对准基准层,其中,所述对准基准层的面积大于所述外围电路中主动区域的面积;在所述衬底上全面形成电介质层;以所述对准基准层为对准基准,采用基于自对准技术的光刻工艺穿过所述电介质层形成外围电路接触孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711212496.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的