[发明专利]一种内埋电阻制作方法以及利用本方法制成的内埋电阻板在审
| 申请号： | 201711219017.6 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN107995784A | 公开（公告）日： | 2018-05-04 |
| 发明（设计）人： | 何泽涛;林晓云;乔峰 | 申请（专利权）人： | 成都宏明电子科大新材料有限公司 |
| 主分类号： | H05K1/16 | 分类号： | H05K1/16;H05K3/00;H05K3/46 |
| 代理公司： | 成都睿道专利代理事务所(普通合伙)51217 | 代理人： | 陶红 |
| 地址： | 610199 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种内埋电阻制作方法以及利用本方法制成的内埋电阻板，本方法包括打孔、填孔、印刷、叠层、层压和烧结等工艺；本内埋电阻板包括基板本体，基板本体上设置有过孔，过孔内填充有电阻浆料柱，基本本体表面覆盖有导电层，导电层与电阻浆料柱电连接；导电层表面覆盖有表层基板；表层基板表面覆盖有导电地层。本内埋电阻制作方法具有控制精准、功率承受能力大、易于实现元器件小型化的优点。 | ||
| 搜索关键词： | 一种 电阻 制作方法 以及 利用 方法 制成 | ||
【主权项】：
一种内埋电阻制作方法，其特征是：包括以下步骤，a、打孔；在生瓷膜上打孔；b、填孔；在孔内填充电阻浆料；c、印刷；在生瓷膜表面印刷电子元件；d、叠层；在电子元件表面粘结生瓷膜，形成多层基板坯体；e、层压、烧结；利用层压机对多层基板坯体进行层压，将多层基板坯体加入烧结炉中进行烧结。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都宏明电子科大新材料有限公司，未经成都宏明电子科大新材料有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711219017.6/，转载请声明来源钻瓜专利网。
