[发明专利]可编程逻辑电路模块级仿真配码自动生成的方法及系统有效
| 申请号： | 201711223549.7 | 申请日： | 2017-11-29 |
| 公开（公告）号： | CN107895087B | 公开（公告）日： | 2021-02-26 |
| 发明（设计）人： | 黄志洪;涂开辉;魏星;徐宇;毛宁;狄新凯;赵赫;尹韬;杨海钢 | 申请（专利权）人： | 中科亿海微电子科技（苏州）有限公司 |
| 主分类号： | G06F30/34 | 分类号： | G06F30/34 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 李永叶 |
| 地址： | 215028 江苏省苏州市工业园*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种可编程逻辑电路模块级仿真验证配码自动生成的方法，包括：对FPGA的底层电路结构进行解析，分别建立底层电路的配置寻址模型，并结合FPGA的各层次、各模块之间的信号连接关系和SRAM配置位信息，建立起各相应模块级配码模型；通过指定的需要进行仿真配码的路径，确定子模块级电路的输入端口和输出端口；通过确定的输入和输出端口，定位确定所需配通的路径，再根据模块级配码模型，找到所需配通的SRAM位，并通过约定好的输出格式输出SRAM配置码流。本公开能有效提高FPGA芯片本身仿真验证工作效率，可扩展性强，排错简易，能明显减小FPGA芯片本身的设计验证时间周期。 | ||
| 搜索关键词： | 可编程 逻辑电路 模块 仿真 自动 生成 方法 系统 | ||
【主权项】：
一种可编程逻辑电路模块级仿真验证配码自动生成的方法，包括：步骤S1：对FPGA的底层电路结构进行解析，分别建立底层电路的配置寻址模型，并结合FPGA的各层次、各模块之间的信号连接关系和SRAM配置位信息，建立起各相应模块级配码模型；步骤S2：通过指定的需要进行仿真配码的路径，确定子模块级电路的输入端口和输出端口；步骤S3：通过步骤S2中确定的输入和输出端口，定位确定所需配通的路径，再根据步骤S1中的模块级配码模型，找到所需配通的SRAM位，并通过约定好的输出格式输出SRAM配置码流。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科亿海微电子科技（苏州）有限公司，未经中科亿海微电子科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711223549.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种拱坝全坝体的等效应力分析方法
- 下一篇：一种航空发动机燃烧室寿命预测方法
