[发明专利]屏蔽栅沟槽MOSFET及其制造方法在审
| 申请号： | 201711234703.0 | 申请日： | 2017-11-30 |
| 公开（公告）号： | CN108039369A | 公开（公告）日： | 2018-05-15 |
| 发明（设计）人： | 范让萱 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L29/06;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种屏蔽栅沟槽MOSFET，在栅极结构的沟槽的侧面和底部表面形成有底部氧化层，屏蔽多晶硅将沟槽完全填充；在底部氧化层自对准定义下屏蔽多晶硅被自对准回刻到沟槽的底部；自对准回刻后的屏蔽多晶硅表面被氧化形成多晶硅间隔离氧化层；在形成多晶硅间隔离氧化层后底部氧化层被回刻沟槽的底部，回刻后的底部氧化层和多晶硅间隔离氧化层将屏蔽多晶硅包围并在沟槽的顶部形成顶部沟槽；在顶部沟槽的侧面有栅氧化层并填充有多晶硅栅。本发明还公开了一种屏蔽栅沟槽MOSFET的制造方法。本发明能在降低器件的阈值电压的同时降低器件的栅源漏电，能提高多晶硅间隔离氧化层的厚度一致性，使多晶硅间隔离氧化层对应的电容稳定且可控。 | ||
| 搜索关键词： | 屏蔽 沟槽 mosfet 及其 制造 方法 | ||
【主权项】：
1.屏蔽栅沟槽MOSFET，其特征在于，屏蔽栅沟槽MOSFET的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，所述栅极结构包括：形成于半导体衬底中的沟槽，在所述沟槽的侧面和底部表面形成有底部氧化层，屏蔽多晶硅将形成有所述底部氧化层的所述沟槽完全填充；在所述底部氧化层的自对准定义下所述屏蔽多晶硅被自对准回刻到所述沟槽的底部且自对准回刻后的所述屏蔽多晶硅表面形成有尖角缺陷；自对准回刻后的所述屏蔽多晶硅表面被氧化形成多晶硅间隔离氧化层，所述多晶硅间隔离氧化层将所述屏蔽多晶硅表面的尖角缺陷消除；在形成所述多晶硅间隔离氧化层后所述底部氧化层被回刻所述沟槽的底部，回刻后的所述底部氧化层和所述多晶硅间隔离氧化层将所述屏蔽多晶硅包围并在所述沟槽的顶部形成顶部沟槽；在所述顶部沟槽的所述半导体衬底侧面有栅氧化层，在形成有所述栅氧化层的所述顶部沟槽中填充有多晶硅栅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711234703.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
