[发明专利]支持冷备份应用的CMOS输出缓冲电路

摘要

本申请揭示了一种支持冷备份应用的CMOS输出缓冲电路，属于集成电路I/O端口设计领域。该CMOS输出缓冲电路通过采用普通的PMOS和NMOS以及合理的电路设计，使得CMOS输出缓冲电路在实现I/O端口的冷备份的同时，避免了电源掉电过程中输出端口向电源漏电的可能性，提高了电路的使用安全。

主权项

一种支持冷备份应用的CMOS输出缓冲电路，其特征在于，所述CMOS输出缓冲电路包括第一NMOS管、第二NMOS管、第三NOMS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和与非门，其中：所述第一PMOS管的源极以及所述第四PMOS管的源极与所述CMOS输出缓冲电路的电源电性相连；所述第一NMOS管的栅极与所述与非门的输出端电性连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极、所述第二PMOS管的漏极、所述第一PMOS管的漏极以及所述第七PMOS管的源极均与所述CMOS输出缓冲电路的输出端口电性连接；所述第一PMOS管、所述第二PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、所述第七PMOS管的衬底与所述第四PMOS管的漏极、所述第五PMOS管的源极、所述第六PMOS管的源极电性连接；所述第三PMOS管的源极、栅极和衬底与所述第一PMOS管的栅极电性连接；所述第七PMOS管的漏极与所述第八PMOS管的源极电性相连，所述第八PMOS管的漏极、栅极和衬底与所述第四PMOS管的栅极、所述第四NMOS管的漏极电性相连；所述第四NMOS管的源极与所述第五NMOS管的漏极电性相连，所述第五NMOS管的衬底与所述第四NMOS管的衬底、所述第五NMOS管的源极电性相连，所述第五NMOS管的源极接地；所述第五PMOS管的漏极、所述第六PMOS管的漏极以及所述第二NMOS管的漏极均与所述第一PMOS管的栅极电性相连；所述第二NMOS管的源极与所述第三NMOS管的漏极电性相连，所述第二NMOS管的衬底与所述第三NMOS管的衬底以及所述第三NMOS管的源极电性相连，所述第二NMOS管的源极接地。