[发明专利]一种优化NCSI时钟信号线等长的结构有效
| 申请号： | 201711295046.0 | 申请日： | 2017-12-08 |
| 公开（公告）号： | CN108009114B | 公开（公告）日： | 2020-09-29 |
| 发明（设计）人： | 荣世立 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 张亮 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种优化NCSI时钟信号线等长的结构，其特征在于，包括主板和网卡，所述主板上设置有BMC芯片、时钟源以及主板接口，所述的BMC芯片与主板接口连接；所述的时钟源通过L2时钟线连接到主板接口，所述的时钟源通过T1时钟线连接到第一时钟信号连接器，第一时钟信号连接器通过T2时钟线连接到第二时钟信号连接器，第二时钟信号连接器通过T3时钟线连接到BMC芯片；所述的网卡包括网卡接口和PHY芯片，所述的PHY芯片与网卡接口之间通过L4时钟线连接，所述的主板接口和网卡接口之间通过L3线缆连接。 | ||
| 搜索关键词： | 一种 优化 ncsi 时钟 信号线 结构 | ||
【主权项】：
1.一种优化NCSI时钟信号线等长的结构，其特征在于，包括主板（1）和网卡（2），所述主板（1）上设置有BMC芯片（3）、时钟源（4）以及主板接口（5），所述的BMC芯片（3）与主板接口（5）连接；所述的时钟源（4）通过L2时钟线（6）连接到主板接口（5），所述的时钟源（4）通过T1时钟线（7）连接到第一时钟信号连接器（8），第一时钟信号连接器（8）通过T2时钟线（9）连接到第二时钟信号连接器（10），第二时钟信号连接器（10）通过T3时钟线（11）连接到BMC芯片（3）；所述的网卡（2）包括网卡接口（12）和PHY芯片（13），所述的PHY芯片（13）与网卡接口（12）之间通过L4时钟线（14）连接，所述的主板接口（5）和网卡接口（12）之间通过L3线缆（15）连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711295046.0/，转载请声明来源钻瓜专利网。
