[发明专利]一种图案化方法有效
申请号: | 201711326148.4 | 申请日: | 2017-12-13 |
公开(公告)号: | CN109920730B | 公开(公告)日: | 2021-04-20 |
发明(设计)人: | 张峰溢;李甫哲;林盈志;林刚毅 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种图案化方法。首先提供一基底,包含阵列区和周边区。在基底上形成一材料层,完全覆盖阵列区和周边区。形成第一图案化掩模层,并以第一图案化掩模层进行第一自对准双重图案化制作工艺,将覆盖阵列区和周边区的材料层分别图案化成第一阵列图案和第一周边图案。形成第二图案化掩模层并以第二图案化掩模层进行第二自对准双重图案化制作工艺,将第一阵列图案图案化成第二阵列图案。形成第三图案化掩模层并以第三图案化掩模层为蚀刻掩模蚀刻移除部分第一周边图案,将第一周边图案图案化成第二周边图案。后续,以第二阵列图案和第二周边图案为蚀刻掩模蚀刻其下方的图案转移层,将第二阵列图案和第二周边图案的图案同时转移至图案转移层中。 | ||
搜索关键词: | 一种 图案 方法 | ||
【主权项】:
1.一种图案化方法,其特征在于,包含:提供一基底,包含阵列区和周边区;在基底上形成一材料层,完全覆盖该阵列区和该周边区;形成一第一图案化掩模层,覆盖该阵列区和该周边区的部分该材料层;以该第一图案化掩模层进行一第一自对准双重图案化制作工艺,将该阵列区和该周边区的该材料层分别图案化成一第一阵列图案和一第一周边图案;形成一第二图案化掩模层,部分覆盖该第一阵列图案,完全覆盖该第一周边图案;以该第二图案化掩模层进行一第二自对准双重图案化制作工艺,将该第一阵列图案图案化成一第二阵列图案;形成一第三图案化掩模层,显露部分该第一周边图案,完全覆盖该第二阵列图案;以及以该第三图案化掩模层为蚀刻掩模蚀刻移除该第一周边图案显露的部分,将该第一周边图案图案化成一第二周边图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711326148.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种显示基板的制备方法、显示装置
- 下一篇:多晶硅薄膜晶体管及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造