[发明专利]基于MOS管的TSV转接板及其制备方法在审
| 申请号： | 201711351031.1 | 申请日： | 2017-12-15 |
| 公开（公告）号： | CN108321117A | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 李妤晨;刘树林;张超;岳改丽;童军;徐大庆;张岩;杨波;刘宁庄 | 申请（专利权）人： | 西安科技大学 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/538;H01L27/02 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 李斌 |
| 地址： | 710054 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于MOS管的TSV转接板及其制备方法，该方法包括：选取Si衬底；在所述Si衬底上制备栅极区、源区和漏区形成MOS管器件区；利用刻蚀工艺，在所述MOS管器件区两侧依次制备隔离沟槽和TSV；对所述隔离沟槽进行填充形成隔离区；在所述TSV进行填充形成TSV区；在所述Si衬底上表面制备所述TSV区的第一端面与所述MOS管器件区的铜互连线；在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工MOS管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。 | ||
| 搜索关键词： | 制备 集成电路系统 抗静电能力 隔离沟槽 衬底 封装 填充 衬底上表面 刻蚀工艺 铜互连线 隔离区 栅极区 漏区 凸点 源区 加工 | ||
【主权项】：
1.一种基于MOS管的TSV转接板的制备方法，其特征在于，包括：S101、选取Si衬底；S102、在所述Si衬底上制备栅极区、源区和漏区形成MOS管器件区；S103、利用刻蚀工艺，在所述MOS管器件区两侧依次制备隔离沟槽和TSV；S104、对所述隔离沟槽进行填充形成隔离区；S105、在所述TSV进行填充形成TSV区；S106、在所述Si衬底上表面制备所述TSV区的第一端面与所述MOS管器件区的铜互连线；S107、在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安科技大学，未经西安科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711351031.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
