[发明专利]使用早期和后期地址以及循环计数寄存器来跟踪架构状态的流引擎有效
| 申请号： | 201711379376.8 | 申请日： | 2017-12-20 |
| 公开（公告）号： | CN108205447B | 公开（公告）日： | 2022-12-13 |
| 发明（设计）人： | J·茨维西亚克 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | G06F9/32 | 分类号： | G06F9/32 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 赵志刚;赵蓉民 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在数字数据处理器(100)中使用的流引擎(125，200)，其指定由多个嵌套循环定义的固定只读数据流。地址生成器(1901)生成数据元素的地址。流首寄存器(2718，2728)存储接下来要提供给功能单元的以作为操作数使用的数据元素。该流引擎(125，2700)为嵌套循环中的每一个存储接下来要取回的数据元素的早期地址和该流首寄存器(2718，2728)中的数据元素的后期地址。该流引擎(125，2700)为嵌套循环中的每一个存储接下来要取回的数据元素的早期循环计数(3701‑3704)和该流首寄存器(2718，2728)中的数据元素的后期循环计数(3705‑3708)。 | ||
| 搜索关键词： | 使用 早期 后期 地址 以及 循环 计数 寄存器 跟踪 架构 状态 引擎 | ||
【主权项】：
1.一种数字数据处理器，其包括：存储指令的指令内存，每个指令指定数据处理操作和至少一个数据操作数字段；连接到所述指令内存的指令解码器，所述指令解码器用于依序调用来自所述指令内存的指令并确定所述指定的数据处理操作和所述指定的至少一个操作数；连接到所述数据寄存器堆和所述指令解码器的至少一个功能单元，所述至少一个功能单元用于对与由所述指令解码器解码的指令对应的至少一个操作数执行数据处理操作，并将结果存储在指令指定的数据寄存器中；连接到所述指令解码器的流引擎，所述流引擎能响应于流开始指令而操作，以从内存中调用多个数据元素的指令指定序列的流，所述流引擎包括：地址生成器，所述地址生成器用于生成对应于多个数据元素的指令指定序列的所述流的流内存地址，流缓冲器，所述流缓冲器接收并暂时存储对应于所述流内存地址的数据，流首寄存器，所述流首寄存器存储接下来要被所述至少一个操作单元使用的所述流的数据元素，早期地址寄存器，所述早期地址寄存器存储接下来要从内存取回的数据元素的流内存地址，以及后期地址寄存器，所述后期地址寄存器存储与存储在所述流首寄存器中的数据元素对应的流内存地址；并且其中所述至少一个操作单元响应流操作数指令，以从所述流首寄存器接收至少一个操作数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711379376.8/，转载请声明来源钻瓜专利网。
- 上一篇：固件修复方法及装置
- 下一篇：具有在每个维度上可选择的多维循环寻址的流引擎
