[发明专利]一种任意采样率的基带数据生成方法及生成系统

摘要

本发明涉及一种任意采样率的基带数据生成方法及生成系统，采用基带数据生成系统实现，该基带数据生成系统包括FPGA、数模转换模块和电平处理模块，本发明中FPGA根据基带信号的码率，以及分频系数和倍频系数，产生正弦波信号，将滤波后的正弦波信号作为FPGA的输入时钟，产生频率与基带信号的码率数值相同的时钟信号，实现基带数据的均匀输出，本发明根据信号码率实时计算输出信号时钟，不仅可以满足码率连续可变的要求，而且适用于传输数据码率较高的系统，并且本发明方法设计简单，耗费硬件资源少，易于实现，应用广泛。

主权项

一种任意采样率的基带数据生成方法，其特征在于：采用基带数据生成系统实现，所述基带数据生成系统包括FPGA、数模转换模块和电平处理模块，具体实现方法包括如下步骤：步骤(1)、FPGA根据基带信号的码率R_b、以及第一分频系数D和第一倍频系数M，产生频率为f₁的正弦波信号，并将所述正弦波信号发送给数模转换模块，所述频率f₁满足Q₁≤f₁≤Q₂，其中Q₁、Q₂分别为频率f₁的下限和上限值；步骤(2)、数模转换模块将从FPGA接收的频率为f₁的正弦波信号由数字信号转换为模拟信号，并将所述模拟信号发送给电平处理模块；步骤(3)、电平处理模块将从数模转换模块接收的频率为f₁的模拟信号进行滤波处理，并将滤波处理后的频率为f₁的模拟信号作为FPGA的输入时钟；步骤(4)、FPGA接收电平处理模块输出的频率为f₁的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f₁的时钟信号，产生频率为f₂的时钟信号，并满足频率f₂的数值与基带信号的码率R_b的数值相同；FPGA根据所述频率为f₂的时钟信号采集基带信号向外输出。