[发明专利]一种多时钟动态切换电路有效
| 申请号： | 201711391540.7 | 申请日： | 2017-12-21 |
| 公开（公告）号： | CN108233898B | 公开（公告）日： | 2023-10-13 |
| 发明（设计）人： | 白永强;罗旻;鲍东山 | 申请（专利权）人： | 新岸线（北京）科技集团有限公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135;G06F1/12 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100084 北京市海淀区中*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种多时钟动态切换电路，本申请采用的技术方案是：时钟输入端包括慢速时钟、参考时钟、低速时钟、中速时钟和高速时钟；时钟输出端包括第一输出时钟、第二输出时钟和第三输出时钟，在时钟输入端和时钟输出端之间包括：慢速时钟切换子电路、参考时钟切换子电路、低速时钟切换子电路、中速时钟切换子电路、高速时钟切换子电路；经上述子电路输出的结果进行或运算得到输出时钟。采用本发明的技术方案能够无毛刺动态切换SoC芯片所需要的高速时钟、中速时钟、低速时钟，参考时钟和慢速时钟并产生同步时钟域时钟相位指示信号和状态，满足了SoC芯片在高性能场景和多个低功耗场景之间的时钟切换需要。 | ||
| 搜索关键词： | 一种 多时 动态 切换 电路 | ||
【主权项】：
1.一种多时钟动态切换电路，其特征在于，时钟输入端包括慢速时钟、参考时钟、低速时钟、中速时钟和高速时钟；时钟输出端包括第一输出时钟、第二输出时钟和第三输出时钟，在时钟输入端和时钟输出端之间包括：慢速时钟经慢速时钟切换子电路合成经过门控后的慢速时钟；参考时钟经参考时钟切换子电路合成经过门控后的参考时钟；低速时钟经低速时钟切换子电路合成经过门控后的低速时钟；中速时钟经中速时钟切换子电路合成经过门控后的中速时钟；高速时钟经高速时钟切换子电路合成经过门控后的高速时钟；经过门控后的慢速时钟、经过门控后的参考时钟和经过门控后的低速时钟，三者运算合成第一输出时钟；经过门控后的慢速时钟、经过门控后的参考时钟和经过门控后的中速时钟，三者运算合成第二输出时钟；经过门控后的慢速时钟、经过门控后的参考时钟和经过门控后的高速时钟，三者运算合成第三输出时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新岸线（北京）科技集团有限公司，未经新岸线（北京）科技集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711391540.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于阴极短路栅控晶闸管的脉冲形成网络
- 下一篇：两相非交叠时钟产生电路
