[发明专利]一种栅压自举开关电路

摘要

一种栅压自举开关电路，属于模拟集成电路领域。电荷泵电路用于为第五电容和第六电容充电使其存储电荷量恒定，栅压提升电路和栅压降低电路用于改变NMOS开关管和PMOS开关管的栅端电压以实现其栅源电压为恒定值，开关电路用于控制电荷泵电路的充电以及栅压提升电路和栅压降低电路的开启和关闭。本发明利用NMOS开关管和PMOS开关管同时将输入信号连接到输出，降低了开关的导通电阻；通过利用NMOS开关管和PMOS开关管并联的方式，使得NMOS开关管和PMOS开关管由于时钟变化引起的沟道电荷注入效应互相抵消，时钟馈通效应也互相抵消，从而提高了开关的线性度；通过采用二极管对电容进行充电，使电路不存在过压器件，提高了电路的可靠性。

主权项

一种栅压自举开关电路，其特征在于，包括NMOS主开关管(M_n)和PMOS主开关管(M_p)，以及与NMOS主开关管(M_n)连接的第一电荷泵电路、栅压提升电路和第一开关电路，与PMOS主开关管(M_p)连接的第二电荷泵电路、栅压降低电路和第二开关电路，NMOS主开关管(M_n)的源极连接PMOS主开关管(M_p)的源极并作为所述栅压自举开关电路的输入端，其漏极连接PMOS主开关管(M_p)的漏极并作为所述栅压自举开关电路的输出端；所述第一电荷泵电路包括第一NMOS管(MN1)、第二NMOS管(MN2)、第一电容(C1)、第二电容(C2)和第一二极管(D1)，第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的源极和第一二极管(D1)的阳极并通过第二电容(C2)后连接反相时钟信号(CLKB)，其源极连接第二NMOS管(MN2)的栅极并通过第一电容(C1)后连接时钟信号(CLK)，其漏极连接第二NMOS管(MN2)的漏极并连接电源电压；第一二极管(D1)的阴极作为所述第一电荷泵电路的输出端；所述第二电荷泵电路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三电容(C3)、第四电容(C4)和第二二极管(D2)，第一PMOS管(MP1)的栅极连接第二PMOS管(MP2)的源极并通过第三电容(C3)后连接反相时钟信号(CLKB)，其源极连接第二PMOS管(MP2)的栅极和第二二极管(D2)的阴极并通过第四电容(C4)后连接时钟信号(CLK)，其漏极连接第二PMOS管(MP2)的漏极并接地；第二二极管(D2)的阳极作为所述第二电荷泵电路的输出端；所述栅压提升电路包括第三NMOS管(MN3)、第四NMOS(MN4)、第五PMOS管(MP5)和第六电容(C6)，第四NMOS管(MN4)的栅极连接所述NMOS主开关管(M_n)的栅极、第三NMOS管(MN3)的栅极和第五PMOS管(MP5)的漏极，其源极连接所述栅压自举开关电路的输入端，其漏极连接第三NMOS管(MN3)的源极并通过第六电容(C6)后连接第五PMOS管(MP5)的源极和所述第一电荷泵电路的输出端；第五PMOS管(MP5)的栅极连接所述第一开关电路；所述栅压降低电路包括第三PMOS管(MP3)、第四PMOS管(MP4)、第五NMOS管(MN5)和第五电容(C5)，第四PMOS管(MP4)的栅极连接所述PMOS主开关管(M_p)的栅极、第三PMOS管(MP3)的栅极和第五NMOS管(MN5)的漏极，其源极连接所述栅压自举开关电路的输入端，其漏极连接第三PMOS管(MP3)的源极和所述栅压提升电路中第三NMOS管(MN3)的漏极并通过第五电容(C5)后连接第五NMOS管(MN5)的源极和所述第二电荷泵电路的输出端；第五NMOS管(MN5)的栅极连接所述第二开关电路；第三PMOS管(MP3)的漏极连接所述栅压提升电路中第三NMOS管(MN3)的源极；所述第一开关电路根据时钟信号(CLK)和反相时钟信号(CLKB)产生时序控制信号控制所述栅压提升电路；所述第二开关电路根据时钟信号(CLK)和反相时钟信号(CLKB)产生时序控制信号控制所述栅压降低电路。