[发明专利]具有打包带用缺口的半导体集成电路零部件托盘有效

专利信息
申请号: 201711423616.X 申请日: 2017-12-25
公开(公告)号: CN109592177B 公开(公告)日: 2020-12-25
发明(设计)人: 本堂成彬 申请(专利权)人: 神农电气产业株式会社
主分类号: B65D19/38 分类号: B65D19/38;B65D21/032;B65D85/86
代理公司: 北京华夏正合知识产权代理事务所(普通合伙) 11017 代理人: 蒋国伟;孙桂江
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体集成电路零部件托盘。沿着形成为俯视观察时呈大致四边形形状的半导体集成电路零部件托盘(1)的表面的周缘部,在比该周缘部稍靠内侧的位置形成有具有规定高度的外周壁(12),在使多个半导体集成电路零部件托盘堆叠的情况下,表面(4)的周缘部与位于上层的另一该半导体集成电路零部件托盘的背面(5)的周缘部抵接,沿着4个部位中的至少一个部位的下边形成有用于捆上打包带的缺口,其中:打包带捆扎多个半导体集成电路零部件托盘;4个部位是指该半导体集成电路零部件托盘的沿着长边方向延伸的两个侧表面或沿着短边方向延伸的两个侧表面的距各端缘3.4cm以内的部位。据此,能无间隙地捆扎多个半导体集成电路零部件托盘。
搜索关键词: 具有 打包 缺口 半导体 集成电路 零部件 托盘
【主权项】:
1.一种具有打包带用缺口的半导体集成电路零部件托盘,其形成为俯视观察时呈大致四边形形状,其构成为:在沿着所述半导体集成电路零部件托盘的表面的周缘部且比该周缘部稍靠内侧的位置形成有具有规定高度的外周壁,在使多个所述半导体集成电路零部件托盘堆叠的情况下,所述表面的周缘部与位于上层的另一所述半导体集成电路零部件托盘的背面的周缘部抵接,其特征在于,沿着4个部位中的至少一个部位的下边形成有用于捆上打包带的缺口,其中:所述4个部位是指所述半导体集成电路零部件托盘的沿着长边方向延伸的两个侧表面或沿着短边方向延伸的两个侧表面的距各端缘3.4cm以内的部位;所述打包带捆扎多个所述半导体集成电路零部件托盘。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于神农电气产业株式会社,未经神农电气产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711423616.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top