[发明专利]一种用于电机驱动芯片的超低待机功耗电路

摘要

本发明公开了一种用于电机驱动芯片的超低待机功耗电路，包括逻辑控制单元据输入的IN1和IN2信号经逻辑处理产生P_CTRL和N_CTRL信号；高端供电级据输入的IN1和IN2信号产生供电电压VIN‑VDD；低端供电级单元据输入的IN1和IN2信号产生供电电压VDD；高端驱动级据输入的P_CTRL信号由逐渐变大的反相器推挽输出P_DRV信号；低端驱动级据输入的N_CTRL信号由逐渐变大的反相器推挽输出N_DRV信号；电阻R1一端与高端驱动级的输出端和PMOS功率管P1的栅极连接，另一端与高端驱动级和高端供电级的输入端以及PMOS功率管P1的源极连接；电阻R2一端与低端驱动级的输出端和NMOS功率管N1的栅极连接，另一端与NMOS功率管N1的源极连接并同时接地；PMOS功率管P1的漏极与NMOS功率管N1的漏极连接。

主权项

1.一种用于电机驱动芯片的超低待机功耗电路，其特征在于，包括逻辑控制单元、高端供电级单元、低端供电级单元、高端驱动级单元、低端驱动级单元、电阻R1、电阻R2、PMOS功率管P1和NMOS功率管N1，其中：所述逻辑控制单元根据输入的IN1和IN2信号经过逻辑处理后产生P_CTRL和N_CTRL信号；所述高端供电级单元根据输入的IN1和IN2信号产生供电电压VIN-VDD，用于给所述高端驱动级单元供电；所述低端供电级单元根据输入的IN1和IN2信号产生供电电压VDD，用于给所述低端驱动级单元以及逻辑控制单元供电；所述高端驱动级单元根据输入的P_CTRL信号由逐渐变大的反相器推挽输出P_DRV信号；所述低端驱动级单元根据输入的N_CTRL信号由逐渐变大的反相器推挽输出N_DRV信号；所述电阻R1一端与所述高端驱动级单元的输出端和所述PMOS功率管P1的栅极连接，另一端与所述高端驱动级单元和高端供电级单元的输入端以及所述PMOS功率管P1的源极连接；所述电阻R2一端与所述低端驱动级单元的输出端和所述NMOS功率管N1的栅极连接，另一端与所述NMOS功率管N1的源极连接并同时接地；所述PMOS功率管P1的漏极与所述NMOS功率管N1的漏极连接。