[发明专利]基于MIG逻辑的RRAM迭代乘法器电路及实现方法

摘要

本公开提供了一种基于MIG逻辑的RRAM迭代乘法器电路，包括：I/O模块，第二级数据选择器，控制模块，第一级数据选择器，列译码器，RRAM单元阵列，响应模块以及读出模块。本公开采用阻变存储器和MAJ逻辑之间的关系，运用在计算方面，可以大幅度的减少运算的步骤，从而减少了步骤过多而在组边存储器内部产生的误差，提高了计算的准确性；同时本公开完成相同规模的乘法运算所需要的RRAM单元数量较少，从而可以有效的降低因为RRAM自身波动性，即阻值的不稳定性引起的计算误差。

主权项

1.一种基于MIG逻辑的RRAM迭代乘法器电路，包括：I/O模块，所述I/O模块为I/O输入，用于输入RRAM阵列信号，以及将计算完成后的结果信号输出到外围电路；第二级数据选择器，与I/O模块相连，用于获取I/O模块写入的数据，接收控制信号从而开启相应的工作模式；控制模块，连接到第二级数据选择器，用于向第二级数据选择器提供控制信号；所述控制信号包括：写使能信号和读使能信号，用于选择RRAM的工作模式；第一级数据选择器，连接到第二级数据选择器，第一级数据选择器用于接收列译码电路中的信号从而选择需要开启的RRAM单元；列译码器，连接到第一级数据选择器，用于接收列选通地址信号，进行地址译码，并发送给第一数据选择器，选择指定的RRAM单元；RRAM单元阵列，连接到第一级数据选择器，包括多个RRAM单元，其中，输入RRAM单元分别存储乘数和被乘数，输出RRAM用于输出乘法结果，工作RRAM用于存储计算所需的中间值；读出模块，与RRAM单元阵列及I/O模块相连，用于读出计算过程中的数据及乘法结果，并将乘法结果输出到外围处理电路；响应模块，连接到读出模块，用于给读出模块发送读出信号，控制数据读出。