[实用新型]一种III‑V族半导体MOSHEMT器件

摘要

本实用新型公开一种III‑V族半导体MOSHEMT器件，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本实用新型具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。

主权项

一种III‑V族半导体MOSHEMT器件，其特征是，包括单晶衬底(101)、变In组分InxAl1‑xAs缓冲层(102)、In0.52Al0.48As缓冲层(103)、第一层In0.7Ga0.3As沟道层(105)、第二层In0.6Ga0.4As沟道层(106)、第三层In0.5Ga0.5As沟道层(107)、In0.52Al0.48As势垒层(109)、窄带隙欧姆接触层(110)、源漏金属(111)、栅介质(112)和栅金属(113)；单晶衬底(101)、变In组分InxAl1‑xAs缓冲层(102)、In0.52Al0.48As缓冲层(103)、第一层In0.7Ga0.3As沟道层(105)、第二层In0.6Ga0.4As沟道层(106)、第三层In0.5Ga0.5As沟道层(107)、In0.52Al0.48As势垒层(109)和窄带隙欧姆接触层(110)自下而上依次叠放；窄带隙欧姆接触层(110)的中间部分开设有有源区；源漏金属(111)设置在窄带隙欧姆接触层(110)，源漏金属(111)的中间部分开设有栅槽；栅介质(112)填充在有源区和栅槽中；栅金属(113)呈T形，其下部嵌入栅介质(112)中。