[实用新型]一种具有阻容二极管辅助触发SCR结构的ESD防护器件

摘要

一种具有阻容二极管辅助触发SCR结构的ESD防护器件，可用于提高芯片的抗ESD能力。主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第三P+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下，当器件发生齐纳击穿时，一方面可形成由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径，以降低器件的触发电压和开启时间，另一方面可形成由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低典型SCR结构的正反馈程度，提高器件的维持电压。

主权项

一种具有阻容二极管辅助触发SCR结构的ESD防护器件，其包括由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压，其特征在于：主要由P衬底(101)、N阱(102)、P阱(103)、第一N+注入区(104)、第一P+注入区(105)、第二N+注入区(106)、第三N+注入区(107)、第二P+注入区(108)、第四N+注入区(109)、第三P+注入区(110)、第一多晶硅栅(111)及其覆盖的第一薄栅氧化层(112)和第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)构成；在所述P衬底(101)的表面区域从左至右依次设有所述N阱(102)和所述P阱(103)，所述P衬底(101)的左侧边缘与所述N阱(102)的左侧边缘相连，所述N阱(102)的右侧与所述P阱(103)的左侧相连，所述P阱(103)的右侧与所述P衬底(101)的右侧边缘相连；在所述N阱(102)的表面区域从左至右依次设有所述第一N+注入区(104)、所述第一P+注入区(105)、所述第二N+注入区(106)和所述第一多晶硅栅(111)及其覆盖的所述第一薄栅氧化层(112)，所述第一多晶硅栅(111)及其覆盖的所述第一薄栅氧化层(112)的左侧与所述第二N+注入区(106)的右侧相连，所述第一多晶硅栅(111)及其覆盖的所述第一薄栅氧化层(112)的右侧与所述第三N+注入区(107)的左侧相连；所述第三N+注入区(107)横跨在所述N阱(102)和所述P阱(103)表面区域，所述第三N+注入区(107)的右侧与所述第二P+注入区(108)的左侧相连；在所述P阱(103)的表面区域从左至右依次设有所述第二P+注入区(108)、所述第二多晶硅栅(113)及其覆盖的所述第二薄栅氧化层(114)、所述第四N+注入区(109)和所述第三P+注入区(110)，所述第二多晶硅栅(113)及其覆盖的所述第二薄栅氧化层(114)的左侧与所述第二P+注入区(108)的右侧相连，所述第二多晶硅栅(113)及其覆盖的所述第二薄栅氧化层(114)的右侧与所述第四N+注入区(109)的左侧相连；所述第一N+注入区(104)与第一金属1(201)相连，所述第一P+注入区(105)与第二金属1(202)相连，所述第二N+注入区(106)与第三金属1(203)相连，所述第一多晶硅栅(111)与第四金属1(204)相连，所述第二多晶硅栅(113)与第五金属1(205)相连，所述第四N+注入区(109)与第六金属1(206)相连，所述第三P+注入区(110)与第七金属1(207)相连；所述第一金属1(201)和所述第二金属1(202)均与第八金属1(208)相连，从所述第八金属1(208)引出第一电极(211)，用作器件的金属阳极；所述第三金属1(203)、所述第四金属1(204)和所述第五金属1(205)均与第九金属1(209)相连；所述第六金属1(206)和所述第七金属1(207)均与第十金属1(210)相连，从所述第十金属1(210)引出第二电极(212)，用作器件的金属阴极。