[实用新型]自适应量程转速调理电路

摘要

本实用新型涉及一种自适应量程转速调理电路，包括信号发生电路、信号调节电路、DAC输出电压参考电路和DSP数字自适应调整电路。本实用新型还公开一种自适应量程转速调理方法。由于引入12 BIT位DAC输出作为比较器参考，比较精度可以达到1/4096，引入迟滞比较器使得转速信号上升沿和下降沿阈值不同避免了过零比较误差，由于采用DSP数字只适应调整算法，系统会自动寻找最佳的比较电平与转速信号进行对比，避免手动调节档位。该自适应转速调理电路具有电路连接简洁，无过零误差，调节精度高，数字自适应调节等显著优点。

主权项

1.自适应量程转速调理电路，其特征在于，包括信号发生电路、信号调节电路、DAC输出电压参考电路和DSP数字自适应调整电路：所述信号发生电路连接到信号调理电路输入端，所述信号调理电路由电阻由分压电路、输入保护电路和迟滞比较电路组成，分压电路取得的分压连接到输入保护电路，进而连接到迟滞比较电路中的比较器电路的负向信号输入端；迟滞比较电路将比较器的负端输入信号与比较器的正端电压参考信号进行对比，负端信号电压幅值比正端大则迟滞比较器电路输出低电平信号，反之输出高电平信号；DSP自适应调整电路由可编程FPGA器件实现，该电路包含一路时钟信号输入，一组12BIT数字信号输出，和一路信号输入检波电路，由FPGA疏忽12BIT数字信号接入的DAC数字输入端；DAC输出端输出参考电压，DAC输出电压参考电路连接迟滞比较电路中的比较器电路的正向信号输入端，为迟滞比较电路提供迟滞比较电压参考；一路时钟参考电路输入给FPGA，给数字电路提供时钟参考；迟滞比较电路输出一路方波信号，连接到FPGA信号输入检波电路。