[实用新型]一种降低导通电阻的功率半导体器件

摘要

本实用新型涉及一种降低导通电阻的功率半导体器件，其特征在于在超结结构的第一导电类型柱和第二导电类型柱之间设置第二绝缘介质层，所述第二绝缘介质层顶端在第二导电类型体区底部下方0µm至10µm处，且底端在第二导电类型柱底部上方0µm至10µm处，第二导电类型柱底部不存在第二绝缘介质层，且与第一导电类型漂移区连接；本实用新型超结结构中的第二绝缘介质层能够有效抑制第一导电类型柱和第二导电类型柱中的掺杂杂质互相扩散，降低第一导电类型柱和第二导电类型柱的电阻率，进而降低器件的导通电阻，同时该结构不需要额外的光刻板，工艺也与现有半导体工艺兼容，节省了生产成本。

主权项

一种降低导通电阻的功率半导体器件，包括元胞区（14）和终端保护区（15），所述元胞区（14）位于器件的中心区，所述终端保护区（15）环绕在所述元胞区（14）的周围，所述元胞区（14）包括半导体基板，所述半导体基板包括第一导电类型衬底（02）及位于第一导电类型衬底（02）上的第一导电类型漂移区（01），所述第一导电类型漂移区（01）的上表面为半导体基板的第一主面（001），所述第一导电类型衬底（02）的下表面为半导体基板的第二主面（002）；所述第一导电类型漂移区（01）内设置有若干超结结构，所述超结结构由第一导电类型柱（03）和第二导电类型柱（04）交替排布而成，所述第一导电类型柱（03）和第二导电类型柱（04）沿着第一主面（001）指向第二主面（002）的方向延伸；在第二导电类型柱（04）上设有第二导电类型体区（05），且第二导电类型体区（05）设于第一导电漂移区（01）内，所述第二导电类型体区（05）内设有第一导电类型源区（06），所述第一导电类型源区（06）设置在第二导电类型体区（05）的两侧，所述第二导电类型体区（05）之间设有栅氧化层（08）和栅极多晶硅（09），所述栅极多晶硅（09）上覆盖有第一绝缘介质层（10），所述半导体基板的第一主面（001）上设置源极金属（11），所述源极金属（11）与第二导电类型体区（05）、第一导电类型源区（06）欧姆接触，半导体基板的第二主面（002）下设置漏极金属（12），所述漏极金属（12）与第一导电类型衬底（02）欧姆接触，其特征在于：所述第一导电类型柱（03）和第二导电类型柱（04）之间设置有第二绝缘介质层（13），所述第二绝缘介质层（13）顶端在第二导电类型体区（05）底部下方0µm至10µm处，且底端在第二导电类型柱（04）底部上方0µm至10µm处。