[实用新型]锁相环路电路和用于消除量化噪声的电路

摘要

本公开提供了锁相环路电路和用于消除量化噪声的电路。本文中公开的锁相环路(PLL)电路包括相位检测器，该相位检测器接收参考频率信号和反馈频率信号并且被配置为输出指示参考频率信号与反馈频率信号之间的相位差的数字信号。数字环路滤波器对数字信号进行滤波。数模转换器将经滤波的数字信号转换成控制信号。振荡器基于控制信号来生成PLL时钟信号。Σ‑Δ调制器根据频率控制字来调制分频器信号。分频器根据分频器信号来对PLL时钟信号进行分频，并且经分频的PLL时钟信号来生成噪声反馈频率信号。噪声滤波块从噪声反馈频率信号中移除量化噪声，从而生成反馈频率信号。

主权项

1.一种锁相环路电路，其特征在于，包括：相位检测器，接收参考频率信号和反馈频率信号，并且被配置为输出指示所述参考频率信号与所述反馈频率信号之间的相位差的数字信号；数字环路滤波器，被配置为对所述数字信号进行滤波；数模转换器，被配置为将经滤波的数字信号转换成控制信号；振荡器，被配置为基于所述控制信号来生成锁相环路时钟信号；Σ-Δ调制器，被配置为根据频率控制字来调制分频器信号；分频器，被配置为基于所述分频器信号来对所述锁相环路时钟信号进行分频，并且基于经分频的锁相环路时钟信号来生成噪声反馈频率信号；以及噪声滤波块，被配置为从所述噪声反馈频率信号中移除量化噪声，从而生成所述反馈频率信号。