[实用新型]集成电路与系统有效
| 申请号： | 201721260614.9 | 申请日： | 2017-09-28 |
| 公开（公告）号： | CN207380710U | 公开（公告）日： | 2018-05-18 |
| 发明（设计）人： | M·唐蒂尼;G·迪斯特法诺;S·阿本达;A·L·戴内彻 | 申请（专利权）人： | 意法半导体股份有限公司;意法半导体(鲁塞)公司 |
| 主分类号： | G06F21/71 | 分类号： | G06F21/71;G06F21/60 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;张昊 |
| 地址： | 意大利阿格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及集成电路与系统。例如，一种集成电路包括：一个或多个知识产权(IP)核；一个或多个通用输入/输出(GPIO)接口，每个GPIO接口均具有一个或多个端口；以及一个或多个安全电路，每个安全电路均耦合在IP核与GPIO接口之间。安全电路在操作中基于IP核的安全状态的指示、GPIO接口的安全状态的指示或者IP核的安全状态的指示与GPIO接口的安全状态的指示两者选择性地启用耦合至安全电路的IP核与GPIO接口之间的通信。 | ||
| 搜索关键词： | 集成电路 系统 | ||
【主权项】：
1.一种集成电路，其特征在于，包括：一个或多个知识产权(IP)核；一个或多个通用输入/输出(GPIO)接口，每个GPIO接口均具有一个或多个端口；以及一个或多个安全电路，每个安全电路均耦合在IP核与GPIO接口之间，其中安全电路在操作中基于所述IP核的安全状态的指示、所述GPIO接口的安全状态的指示或者所述IP核的安全状态的指示与所述GPIO接口的安全状态的指示两者选择性地启用耦合至所述安全电路的所述IP核与所述GPIO接口之间的通信。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司;意法半导体(鲁塞)公司，未经意法半导体股份有限公司;意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721260614.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种改进镁锭切削机
- 下一篇：一种风电叶片合模胶涂抹刮板
