[实用新型]一种可配置的存储器内建自测试电路

摘要

本实用新型属于计算机技术领域，提供一种可配置的存储器内建自测试电路，包含配置与启动模块1、超时检测模块2、控制模块3、控制信号缓冲模块4、测试向量产生模块5、响应分析模块8。本实用新型通过对所测试CPU核的个数、缓存深度等进行可配置性设计，可适合不同型号的CPU缓存。提供可配置的超时错误和对比结果错误输出接口，测试过程可控性强。通过快速测试模式，可以减少测试时间。通过超时检测机制，可以解决所测存储器无应答时，测试无效的问题。

主权项

1.一种可配置的存储器内建自测试电路，其特征在于：包含配置与启动模块(1)、超时检测模块(2)、控制模块(3)、控制信号缓冲模块(4)、测试向量产生模块(5)、响应分析模块(8)；配置与启动模块(1)，与控制模块(3)和外部待测存储器相连，接收来自外部的MBIST启动信号和待测存储器的Ack信号，输出配置信息和测试启动信号到控制模块(3)；超时检测模块(2)，与外部待测存储器相连；通过检测来自外部的MBIST启动信号和待测存储器的Ack信号，输出超时错误信号到外部；控制模块(3)，与配置与启动模块(1)、控制信号缓冲模块(4)和测试向量产生模块(5)相连；输入为来自配置与启动模块(1)的配置信息和测试启动信号，和来自测试向量产生模块(5)的测试进程信息；测试启动信号用于状态机的初始化，通过测试进程信息获取当前状态机的状态，根据配置信息，产生下一时钟周期的状态机状态，产生相应的控制信号，输出到控制信号缓冲模块(4)；控制信号缓冲模块(4)与控制模块(3)和测试向量产生模块(5)相连；输入为来自控制模块(3)的控制信号，缓存一个时钟周期后，输出到测试向量产生模块(5)；测试向量产生模块(5)与控制模块(3)、控制信号缓冲模块(4)和外部待测存储器相连；输入为来自控制信号缓冲模块(4)的控制信号，产生测试进程信息，输出到控制模块(3)；产生测试向量，到外部待测存储器；响应分析模块(8)与测试向量产生模块(5)和外部待测存储器相连；输入为来自测试向量产生模块(5)的测试向量和来自外部待测存储器的读出数据；通过对比两者结果，产生比较结果信号，输出到外部。