[实用新型]基于FPGA和SDRAM的验光仪图像与字符液晶屏显示控制系统

摘要

本实用新型涉及一种基于FPGA和SDRAM的验光仪图像与字符液晶屏显示控制系统，包括CMOS摄像模块、CPU数据传输接口、LCD显示模块、FPGA核心处理器模块和SDRAM数据缓存模块，FPGA核心处理器模块分别与CMOS摄像模块、CPU数据传输接口和LCD显示模块连接，同时FPGA核心处理器模块与SDRAM数据缓存模块双向连接。本实用新型的液晶屏显示控制系统将CMOS摄像模块和FPGA核心处理器模块的时钟信号同步，实现了液晶屏的稳定显示；FPGA核心处理器模块在CMOS摄像模块提供的同步时钟信号的控制作用下，使数字CMOS图像和字符图字信号叠加，实现了图像与字符的叠加显示。

主权项

1.基于FPGA和SDRAM的验光仪图像与字符液晶屏显示控制系统，包括CMOS摄像模块、CPU数据传输接口和LCD显示模块，其特征在于，还包括有FPGA核心处理器模块和SDRAM数据缓存模块，所述FPGA核心处理器模块分别与CMOS摄像模块、CPU数据传输接口和LCD显示模块连接，同时所述FPGA核心处理器模块与所述SDRAM数据缓存模块双向连接；其中，所述CMOS摄像模块，获取实时动态图像并提供基准时钟信号；所述SDRAM数据缓存模块包括至少2个以上可用于存储所需显示的字符页面数据的存储区；所述CPU数据传输接口，将所需显示的字符页面数据传送至FPGA核心处理器模块中；所述FPGA核心处理器模块，具有一将所述基准时钟信号转换为同步的高频率时钟信号的锁相环模块，同时对CPU数据传输接口传送过来的所需显示的字符页面数据进行处理并将处理后的数据缓存至所述至少2个以上可用于存储所需显示的字符页面数据的存储区中，并同时从该字符页面数据的存储区中读取出所需要显示的字符页面数据，在同步高频率时钟信号的作用下，将接收的实时动态图像与所需显示的字符页面数据发送至所述LCD显示模块中叠加显示。