[实用新型]基于运算放大器的时钟扩展电路有效
| 申请号： | 201721826171.5 | 申请日： | 2017-12-25 |
| 公开（公告）号： | CN207637036U | 公开（公告）日： | 2018-07-20 |
| 发明（设计）人： | 胡继龙;黄如星 | 申请（专利权）人： | 前海联大（深圳）技术有限公司 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 深圳市鼎智专利代理事务所(普通合伙) 44411 | 代理人： | 罗雄燕 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于运算放大器的时钟扩展电路，其特征在于，该电路包括:基准时钟源，多个的分支电路，多个控制器，第一节点；基准时钟源分别与若干个所述分支电路的信号输入端耦接于第一节点；所述分支电路的信号输出端与控制器电性耦接；所述分支电路包括电阻，运算放大器及第二节点；所述电阻的一端与基准时钟电源耦接于第一节点，所述电阻的另一端与运算放大器的同相输入端相耦接；本实用新型通过运算放大器的放大作用，可将基准时钟源扩展为若干个同步时钟提供给多个处理器。由于放大器输入阻抗极大，对基准时钟源的负载压力不大，可以扩展的时钟数量很大，满足绝大多数系统要求。 | ||
| 搜索关键词： | 基准时钟源 运算放大器 分支电路 耦接 电阻 扩展电路 放大器输入阻抗 放大器 本实用新型 多个控制器 控制器电性 信号输出端 信号输入端 放大作用 负载压力 基准时钟 同步时钟 系统要求 与运算 处理器 电路 电源 | ||
【主权项】：
1.一种基于运算放大器的时钟扩展电路，其特征在于，该电路包括: 基准时钟源（10），多个的分支电路（20），多个控制器（30），第一节点（40）；其中，所述基准时钟源（10）分别与多个所述分支电路（20）的信号输入端耦接于第一节点（40）；其中，所述分支电路（20）的信号输出端与控制器（30）电性耦接；其中，所述分支电路（20）包括电阻（21），运算放大器（22）及第二节点（23）；其中，所述电阻（21）的一端与基准时钟源（10）耦接于第一节点（40），所述电阻（21）的另一端与运算放大器（22）的同相输入端相耦接；其中，所述运算放大器（22）的反相输入端与控制器（30）耦接于第二节点（23）；所述运算放大器（22）的输出端与控制器（30）耦接于第二节点（23）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于前海联大（深圳）技术有限公司，未经前海联大（深圳）技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721826171.5/，转载请声明来源钻瓜专利网。
