[实用新型]基于PCIe接口的数据处理、波形产生和信号采集设备

摘要

本实用新型公开了一种基于PCIe接口的数据处理、波形产生和信号采集设备，包括：FPGA、PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存，FPGA为核心组件，完成与PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存的数据交互控制；PCIe接口电路完成该设备与上位机数据的交互；SFP接口设为多个，与FPGA进行数据交互控制；时钟管理电路连接有内时钟和外部的外时钟，还与FPGA、HSMC接口相连接，在FPGA的控制下完成对内、外时钟及HSMC接口输入时钟的选择，对输出时钟频率进行控制；HSMC接口用于连接拓展子板卡；HSMC接口与FPGA连接、完成数据交互，同时与时钟管理电路连接、用于时钟的交互；QDR缓存完成FPGA数据转发前的少量数据缓存。

主权项

1.基于PCIe接口的数据处理、波形产生和信号采集设备，其特征在于，包括：FPGA、PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存，其中，所述FPGA为核心组件，完成与PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存的数据交互控制；所述PCIe接口电路连接至所述FPGA，用于完成该设备与上位机数据的交互；所述PCIe接口电路与所述FPGA之间为双向连接；所述SFP接口设为多个，多个SFP接口连接至所述FPGA，以进行数据的交互控制，完成高速数字信号从光纤到FPGA的接收和从FPGA到光纤的转发；多个SFP接口与FPGA之间通过高速差分线双向连接；所述时钟管理电路连接有内时钟和外部的外时钟，还与所述FPGA、HSMC接口相连接，在FPGA的控制下完成对内、外时钟及HSMC接口输入时钟的选择，并对需要输出的时钟频率进行控制；所述HSMC接口连接至所述FPGA，用于连接拓展子板卡；所述HSMC接口与FPGA双向连接，完成数据交互，同时与时钟管理电路双向连接，用于时钟的交互；所述QDR缓存设为一个或多个，连接至所述FPGA，用于完成FPGA数据转发前的少量数据缓存；所述QDR缓存与FPGA之间双向连接。