[发明专利]实施缓冲晶体管的动态栅极偏置的输入/输出(I/O)驱动器

摘要

一种输入/输出(I/O)驱动器，其包括用于串联耦合在第一轨与输出之间的第一和第二FET、以及耦合在输出与第二轨之间的第三和第四FET的过电压保护的电路系统。该电路系统被配置为：当输出电压(VPAD)开始从低逻辑电压向高逻辑电压转变时，生成从高偏置电压状态向低偏置电压状态转变的用于第二FET的栅极偏置电压，并且在VPAD继续朝向高逻辑电压转变时转变回到高偏置电压。进一步地，该电路系统被配置为：当VPAD开始从高逻辑电压向低逻辑电压转变时，生成从低偏置电压向高偏置电压转变的用于第三FET的栅极偏置电压，并且在VPAD继续朝向低逻辑电压转变时转变回到低偏置电压。

主权项

1.一种装置，包括：上拉电路，包括串联耦合在第一电压轨与输出之间的第一晶体管和第二晶体管；下拉电路，包括串联耦合在所述输出与第二电压轨之间的第三晶体管和第四晶体管；第一电压发生器，被配置为生成用于所述第二晶体管的控制输入的第一偏置电压，所述第一偏置电压被配置为：近似当所述输出处的电压由于所述上拉电路将所述第一电压轨耦合到所述输出并且所述下拉电路将所述输出从所述第二电压轨解耦而开始从第一低逻辑电压朝向第一高逻辑电压转变时，从第一相对高电压向第一相对低电压转变，并且所述第一偏置电压还被配置为：在所述输出电压继续从所述第一低逻辑电压朝向所述第一高逻辑电压转变时，从所述第一相对低电压向所述第一相对高电压转变；以及第二电压发生器，被配置为生成用于所述第三晶体管的控制输入的第二偏置电压，所述第二偏置电压被配置为：近似当所述输出电压由于所述下拉电路将所述输出耦合到所述第二电压轨并且所述上拉电路将所述第一电压轨从所述输出解耦而开始从所述第一高逻辑电压朝向所述第一低逻辑电压转变时，从第二相对低电压向第二相对高电压转变，并且所述第二偏置电压还被配置为：在所述输出电压继续从所述第一高逻辑电压朝向所述第一低逻辑电压转变时，从所述第二相对高电压向所述第二相对低电压转变。